Searched refs:PMU_MISC2_REG1_BO_OFFSET_MASK (Results 1 – 12 of 12) sorted by relevance
24179 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro24185 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
26789 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro26795 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
30832 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro30838 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
30853 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro30859 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
32196 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro32202 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
33585 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro33591 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
34903 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro34909 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
35436 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro35442 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
34335 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro34341 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
36977 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro36983 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
36970 #define PMU_MISC2_REG1_BO_OFFSET_MASK (0x700U) macro36976 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC2_REG1_BO_OFFSET_SHIFT)) & PMU_MISC2_REG1_BO_OFFSET_MASK)
28876 #define PMU_MISC2_REG1_BO_OFFSET_MASK 0x700u macro28878 … (((uint32_t)(((uint32_t)(x))<<PMU_MISC2_REG1_BO_OFFSET_SHIFT))&PMU_MISC2_REG1_BO_OFFSET_MASK)