Searched refs:PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (Results 1 – 12 of 12) sorted by relevance
24442 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro24444 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
27052 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro27054 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
31095 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro31097 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
31116 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro31118 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
32479 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro32481 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
33868 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro33870 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
35186 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro35188 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
35719 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro35721 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
34618 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro34620 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
37260 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro37262 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
37253 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK (0x200000U) macro37255 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG2_ENABLE_BO_MASK)
28974 #define PMU_MISC2_CLR_REG2_ENABLE_BO_MASK 0x200000u macro
