Searched refs:PMU_MISC2_CLR_REG2_BO_STATUS_MASK (Results 1 – 12 of 12) sorted by relevance
24438 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro24440 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
27048 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro27050 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
31091 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro31093 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
31112 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro31114 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
32475 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro32477 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
33864 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro33866 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
35182 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro35184 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
35715 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro35717 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
34614 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro34616 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
37256 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro37258 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
37249 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK (0x80000U) macro37251 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG2_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG2_BO_STATUS_MASK)
28972 #define PMU_MISC2_CLR_REG2_BO_STATUS_MASK 0x80000u macro
