Home
last modified time | relevance | path

Searched refs:PMU_MISC2_CLR_REG1_STEP_TIME_MASK (Results 1 – 12 of 12) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1011/
DMIMXRT1011.h24468 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
24476 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1015/
DMIMXRT1015.h27078 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
27086 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1024/
DMIMXRT1024.h31121 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
31129 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1021/
DMIMXRT1021.h31142 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
31150 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1051/
DMIMXRT1051.h32505 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
32513 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1041/
DMIMXRT1041.h33894 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
33902 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1052/
DMIMXRT1052.h35212 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
35220 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1042/
DMIMXRT1042.h35745 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
35753 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1061/
DMIMXRT1061.h34644 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
34652 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1064/
DMIMXRT1064.h37286 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
37294 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1062/
DMIMXRT1062.h37279 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK (0xC000000U) macro
37287 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT)) & PMU_MISC2_CLR_REG1_STEP_TIME_MASK)
/hal_nxp-latest/imx/devices/MCIMX6X/
DMCIMX6X_M4.h28983 #define PMU_MISC2_CLR_REG1_STEP_TIME_MASK 0xC000000u macro
28985 …(uint32_t)(((uint32_t)(x))<<PMU_MISC2_CLR_REG1_STEP_TIME_SHIFT))&PMU_MISC2_CLR_REG1_STEP_TIME_MASK)