Searched refs:PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (Results 1 – 12 of 12) sorted by relevance
24418 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro24420 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
27028 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro27030 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
31071 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro31073 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
31092 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro31094 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
32455 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro32457 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
33844 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro33846 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
35162 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro35164 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
35695 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro35697 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
34594 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro34596 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
37236 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro37238 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
37229 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK (0x2000U) macro37231 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_CLR_REG1_ENABLE_BO_MASK)
28965 #define PMU_MISC2_CLR_REG1_ENABLE_BO_MASK 0x2000u macro
