Searched refs:PMU_MISC2_CLR_REG1_BO_STATUS_MASK (Results 1 – 12 of 12) sorted by relevance
24411 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro24416 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
27021 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro27026 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
31064 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro31069 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
31085 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro31090 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
32448 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro32453 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
33837 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro33842 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
35155 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro35160 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
35688 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro35693 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
34587 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro34592 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
37229 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro37234 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
37222 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK (0x800U) macro37227 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_CLR_REG1_BO_STATUS_MASK)
28963 #define PMU_MISC2_CLR_REG1_BO_STATUS_MASK 0x800u macro
