Searched refs:PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (Results 1 – 12 of 12) sorted by relevance
24380 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro24386 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
26990 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro26996 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
31033 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro31039 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
31054 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro31060 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
32417 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro32423 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
33806 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro33812 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
35124 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro35130 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
35657 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro35663 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
34556 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro34562 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
37198 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro37204 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
37191 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK (0x7U) macro37197 …t32_t)(((uint32_t)(x)) << PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT)) & PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
28951 #define PMU_MISC2_CLR_REG0_BO_OFFSET_MASK 0x7u macro28953 …(uint32_t)(((uint32_t)(x))<<PMU_MISC2_CLR_REG0_BO_OFFSET_SHIFT))&PMU_MISC2_CLR_REG0_BO_OFFSET_MASK)
