Searched refs:PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (Results 1 – 12 of 12) sorted by relevance
24068 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro24070 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
26678 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro26680 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
30721 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro30723 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
30742 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro30744 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
31955 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro31957 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
33348 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro33350 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
34662 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro34664 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
35199 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro35201 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
34094 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro34096 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
36736 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro36738 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
36729 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK (0x8000000U) macro36731 …int32_t)(((uint32_t)(x)) << PMU_MISC1_SET_IRQ_TEMPPANIC_SHIFT)) & PMU_MISC1_SET_IRQ_TEMPPANIC_MASK)
28798 #define PMU_MISC1_SET_IRQ_TEMPPANIC_MASK 0x8000000u macro
