Searched refs:PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK (Results 1 – 8 of 8) sorted by relevance
32001 #define PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK (0x3E0U) macro32026 …int32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_LVDS2_CLK_SEL_SHIFT)) & PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK)
33393 #define PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK (0x3E0U) macro33417 …int32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_LVDS2_CLK_SEL_SHIFT)) & PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK)
34708 #define PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK (0x3E0U) macro34733 …int32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_LVDS2_CLK_SEL_SHIFT)) & PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK)
35244 #define PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK (0x3E0U) macro35268 …int32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_LVDS2_CLK_SEL_SHIFT)) & PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK)
34140 #define PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK (0x3E0U) macro34165 …int32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_LVDS2_CLK_SEL_SHIFT)) & PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK)
36782 #define PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK (0x3E0U) macro36807 …int32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_LVDS2_CLK_SEL_SHIFT)) & PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK)
36775 #define PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK (0x3E0U) macro36800 …int32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_LVDS2_CLK_SEL_SHIFT)) & PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK)
28812 #define PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK 0x3E0u macro28814 …(((uint32_t)(((uint32_t)(x))<<PMU_MISC1_CLR_LVDS2_CLK_SEL_SHIFT))&PMU_MISC1_CLR_LVDS2_CLK_SEL_MASK)
