Searched refs:PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (Results 1 – 12 of 12) sorted by relevance
24104 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro24106 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
26714 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro26716 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
30757 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro30759 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
30778 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro30780 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
32056 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro32058 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
33447 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro33449 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
34763 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro34765 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
35298 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro35300 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
34195 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro34197 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
36837 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro36839 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
36830 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK (0x10000000U) macro36832 …(((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_TEMPLOW_SHIFT)) & PMU_MISC1_CLR_IRQ_TEMPLOW_MASK)
28829 #define PMU_MISC1_CLR_IRQ_TEMPLOW_MASK 0x10000000u macro
