Searched refs:PMU_MISC1_CLR_IRQ_ANA_BO_MASK (Results 1 – 12 of 12) sorted by relevance
24112 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro24114 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
26722 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro26724 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
30765 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro30767 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
30786 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro30788 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
32064 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro32066 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
33455 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro33457 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
34771 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro34773 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
35306 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro35308 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
34203 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro34205 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
36845 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro36847 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
36838 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK (0x40000000U) macro36840 … (((uint32_t)(((uint32_t)(x)) << PMU_MISC1_CLR_IRQ_ANA_BO_SHIFT)) & PMU_MISC1_CLR_IRQ_ANA_BO_MASK)
28833 #define PMU_MISC1_CLR_IRQ_ANA_BO_MASK 0x40000000u macro
