Home
last modified time | relevance | path

Searched refs:PDM_VAD0_ZCD_VADZCDEN_MASK (Results 1 – 25 of 69) sorted by relevance

123

/hal_nxp-latest/mcux/mcux-sdk/drivers/pdm/
Dfsl_pdm.h1018 base->VAD0_ZCD |= PDM_VAD0_ZCD_VADZCDEN_MASK; in PDM_EnableHwvadZeroCrossDetector()
1022 base->VAD0_ZCD &= ~PDM_VAD0_ZCD_VADZCDEN_MASK; in PDM_EnableHwvadZeroCrossDetector()
Dfsl_pdm.c874 PDM_VAD0_ZCD_VADZCDEN_MASK; in PDM_SetHwvadZeroCrossDetectorConfig()
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN5/
DMIMX8MN5_cm7.h43311 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
43317 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN2/
DMIMX8MN2_cm7.h43309 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
43315 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN4/
DMIMX8MN4_cm7.h43309 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
43315 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h34829 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
34835 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT735S_cm33_core1.h34889 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
34895 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT735S_ezhv.h50072 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
50078 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT735S_cm33_core0.h50096 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
50102 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN3/
DMIMX8MN3_cm7.h43311 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
43317 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN1/
DMIMX8MN1_cm7.h43311 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
43317 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN6/
DMIMX8MN6_cm7.h43309 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
43315 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMX8MN6_ca53.h43323 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
43329 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h37686 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
37692 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT758S_hifi1.h37624 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
37630 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT758S_cm33_core0.h52895 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
52901 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h37624 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
37630 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT798S_cm33_core1.h37686 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
37692 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT798S_hifi4.h52810 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
52816 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT798S_cm33_core0.h52895 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
52901 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h60058 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
60064 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT1175_cm7.h59156 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
59162 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h58632 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
58638 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
DMIMXRT1165_cm4.h59534 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
59540 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h59156 #define PDM_VAD0_ZCD_VADZCDEN_MASK (0x1U) macro
59162 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDEN_SHIFT)) & PDM_VAD0_ZCD_VADZCDEN_MASK)

123