Home
last modified time | relevance | path

Searched refs:PDM_VAD0_ZCD_VADZCDADJ_MASK (Results 1 – 25 of 68) sorted by relevance

123

/hal_nxp-latest/mcux/mcux-sdk/drivers/pdm/
Dfsl_pdm.c869 uint32_t zcd = (base->VAD0_ZCD & (~(PDM_VAD0_ZCD_VADZCDTH_MASK | PDM_VAD0_ZCD_VADZCDADJ_MASK | in PDM_SetHwvadZeroCrossDetectorConfig()
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN5/
DMIMX8MN5_cm7.h43335 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
43339 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN2/
DMIMX8MN2_cm7.h43333 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
43337 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN4/
DMIMX8MN4_cm7.h43333 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
43337 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h34853 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
34861 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT735S_cm33_core1.h34913 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
34921 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT735S_ezhv.h50096 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
50104 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT735S_cm33_core0.h50120 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
50128 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN3/
DMIMX8MN3_cm7.h43335 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
43339 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN1/
DMIMX8MN1_cm7.h43335 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
43339 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN6/
DMIMX8MN6_cm7.h43333 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
43337 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMX8MN6_ca53.h43347 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
43351 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h37710 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
37718 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT758S_hifi1.h37648 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
37656 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT758S_cm33_core0.h52919 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
52927 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h37648 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
37656 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT798S_cm33_core1.h37710 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
37718 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT798S_hifi4.h52834 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
52842 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT798S_cm33_core0.h52919 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
52927 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h60082 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
60085 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT1175_cm7.h59180 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
59183 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h58656 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
58659 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
DMIMXRT1165_cm4.h59558 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
59561 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h59180 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
59183 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MM3/
DMIMX8MM3_cm4.h61830 #define PDM_VAD0_ZCD_VADZCDADJ_MASK (0xF00U) macro
61834 … (((uint32_t)(((uint32_t)(x)) << PDM_VAD0_ZCD_VADZCDADJ_SHIFT)) & PDM_VAD0_ZCD_VADZCDADJ_MASK)

123