Searched refs:MMDVSQ_CSR_DIV_MASK (Results 1 – 11 of 11) sorted by relevance
6177 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro6183 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
6799 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro6805 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
6800 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro6806 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
6951 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro6957 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
6798 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro6804 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
7739 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro7745 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
9356 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro9362 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
9358 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro9364 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
11162 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro11168 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
14019 #define MMDVSQ_CSR_DIV_MASK (0x40000000U) macro14025 … (((uint32_t)(((uint32_t)(x)) << MMDVSQ_CSR_DIV_SHIFT)) & MMDVSQ_CSR_DIV_MASK)
