Home
last modified time | relevance | path

Searched refs:IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QM6/
DMIMX8QM6_cm4_core1.h62962 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
62967 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
DMIMX8QM6_cm4_core0.h62962 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
62967 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX3/
DMIMX8QX3_cm4.h86710 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86715 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX4/
DMIMX8DX4_cm4.h86710 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86715 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX3/
DMIMX8DX3_cm4.h86710 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86715 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX6/
DMIMX8QX6_dsp.h89655 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
89660 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
DMIMX8QX6_cm4.h86712 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86717 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX6/
DMIMX8DX6_cm4.h86712 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86717 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX5/
DMIMX8QX5_cm4.h86711 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86716 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX5/
DMIMX8DX5_cm4.h86712 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86717 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX6/
DMIMX8UX6_cm4.h86713 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86718 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX5/
DMIMX8UX5_cm4.h86713 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86718 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX4/
DMIMX8QX4_cm4.h86709 #define IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK (0x1FFF0000U) macro
86714 …t32_t)(x)) << IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_SHIFT)) & IRIS_MVPL_MATRIX5_OFFSETVECTOR1_C4_MASK)