Home
last modified time | relevance | path

Searched refs:IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QM6/
DMIMX8QM6_cm4_core1.h69205 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
69209 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
DMIMX8QM6_cm4_core0.h69205 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
69209 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX3/
DMIMX8QX3_cm4.h92953 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92957 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX4/
DMIMX8DX4_cm4.h92953 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92957 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX3/
DMIMX8DX3_cm4.h92953 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92957 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX6/
DMIMX8QX6_dsp.h96126 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
96129 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
DMIMX8QX6_cm4.h92955 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92959 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX6/
DMIMX8DX6_cm4.h92955 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92959 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX5/
DMIMX8QX5_cm4.h92954 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92958 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX5/
DMIMX8DX5_cm4.h92955 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92959 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX6/
DMIMX8UX6_cm4.h92956 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92960 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX5/
DMIMX8UX5_cm4.h92956 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92960 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX4/
DMIMX8QX4_cm4.h92952 #define IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK (0x1FFFFFFFU) macro
92956 …int32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSREPD_EpVal_MASK)