Home
last modified time | relevance | path

Searched refs:IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QM6/
DMIMX8QM6_cm4_core1.h68905 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
68909 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
DMIMX8QM6_cm4_core0.h68905 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
68909 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX3/
DMIMX8QX3_cm4.h92653 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92657 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX4/
DMIMX8DX4_cm4.h92653 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92657 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX3/
DMIMX8DX3_cm4.h92653 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92657 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX6/
DMIMX8QX6_dsp.h95822 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
95825 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
DMIMX8QX6_cm4.h92655 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92659 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX6/
DMIMX8DX6_cm4.h92655 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92659 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX5/
DMIMX8QX5_cm4.h92654 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92658 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX5/
DMIMX8DX5_cm4.h92655 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92659 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX6/
DMIMX8UX6_cm4.h92656 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92660 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX5/
DMIMX8UX5_cm4.h92656 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92660 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX4/
DMIMX8QX4_cm4.h92652 #define IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK (0x3FFFU) macro
92656 …(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR2_HTotalMin_MASK)