Home
last modified time | relevance | path

Searched refs:IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QM6/
DMIMX8QM6_cm4_core1.h68882 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
68890 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
DMIMX8QM6_cm4_core0.h68882 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
68890 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX3/
DMIMX8QX3_cm4.h92630 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92638 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX4/
DMIMX8DX4_cm4.h92630 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92638 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX3/
DMIMX8DX3_cm4.h92630 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92638 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX6/
DMIMX8QX6_dsp.h95798 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
95806 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
DMIMX8QX6_cm4.h92632 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92640 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX6/
DMIMX8DX6_cm4.h92632 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92640 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX5/
DMIMX8QX5_cm4.h92631 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92639 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX5/
DMIMX8DX5_cm4.h92632 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92640 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX6/
DMIMX8UX6_cm4.h92633 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92641 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX5/
DMIMX8UX5_cm4.h92633 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92641 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX4/
DMIMX8QX4_cm4.h92629 #define IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK (0x180U) macro
92637 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_SHIFT)) & IRIS_MVPL_FRAMEGEN1_FGSRCR1_SRQVal_MASK)