Home
last modified time | relevance | path

Searched refs:IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QM6/
DMIMX8QM6_cm4_core1.h64585 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
64593 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
DMIMX8QM6_cm4_core0.h64585 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
64593 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX3/
DMIMX8QX3_cm4.h88333 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88341 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX4/
DMIMX8DX4_cm4.h88333 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88341 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX3/
DMIMX8DX3_cm4.h88333 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88341 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX6/
DMIMX8QX6_dsp.h91379 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
91387 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
DMIMX8QX6_cm4.h88335 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88343 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX6/
DMIMX8DX6_cm4.h88335 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88343 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX5/
DMIMX8QX5_cm4.h88334 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88342 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX5/
DMIMX8DX5_cm4.h88335 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88343 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX6/
DMIMX8UX6_cm4.h88336 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88344 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX5/
DMIMX8UX5_cm4.h88336 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88344 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX4/
DMIMX8QX4_cm4.h88332 #define IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK (0x6U) macro
88340 …t32_t)(x)) << IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGSRCR1_SRMode_MASK)