Home
last modified time | relevance | path

Searched refs:IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QM6/
DMIMX8QM6_cm4_core1.h64746 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
64750 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
DMIMX8QM6_cm4_core0.h64746 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
64750 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX3/
DMIMX8QX3_cm4.h88494 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88498 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX4/
DMIMX8DX4_cm4.h88494 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88498 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX3/
DMIMX8DX3_cm4.h88494 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88498 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX6/
DMIMX8QX6_dsp.h91543 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
91546 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
DMIMX8QX6_cm4.h88496 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88500 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX6/
DMIMX8DX6_cm4.h88496 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88500 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX5/
DMIMX8QX5_cm4.h88495 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88499 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX5/
DMIMX8DX5_cm4.h88496 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88500 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX6/
DMIMX8UX6_cm4.h88497 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88501 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX5/
DMIMX8UX5_cm4.h88497 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88501 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX4/
DMIMX8QX4_cm4.h88493 #define IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MASK (0x8U) macro
88497 …<< IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_SHIFT)) & IRIS_MVPL_FRAMEGEN0_FGINCTRL_EnPrimAlpha_MAS…