Home
last modified time | relevance | path

Searched refs:IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QM6/
DMIMX8QM6_cm4_core1.h46403 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
46413 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
DMIMX8QM6_cm4_core0.h46403 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
46413 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX3/
DMIMX8QX3_cm4.h70151 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70161 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX4/
DMIMX8DX4_cm4.h70151 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70161 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX3/
DMIMX8DX3_cm4.h70151 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70161 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX6/
DMIMX8QX6_dsp.h72488 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
72498 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
DMIMX8QX6_cm4.h70153 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70163 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX6/
DMIMX8DX6_cm4.h70153 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70163 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX5/
DMIMX8QX5_cm4.h70152 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70162 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8DX5/
DMIMX8DX5_cm4.h70153 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70163 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX6/
DMIMX8UX6_cm4.h70154 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70164 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8UX5/
DMIMX8UX5_cm4.h70154 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70164 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8QX4/
DMIMX8QX4_cm4.h70150 #define IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK (0x70000U) macro
70160 …(((uint32_t)(x)) << IRIS_MVPL_CLUT_STATUS_clut9_sel_SHIFT)) & IRIS_MVPL_CLUT_STATUS_clut9_sel_MASK)