Home
last modified time | relevance | path

Searched refs:IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/drivers/iee_apc/
Dfsl_iee_apc.c36 IOMUXC_LPSR_GPR->GPR25 |= IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK; in IEE_APC_GlobalEnable()
58 IOMUXC_LPSR_GPR->GPR25 &= ~IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK; in IEE_APC_GlobalDisable()
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h48290 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
48296 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
DMIMXRT1175_cm7.h48293 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
48299 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h47763 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
47769 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
DMIMXRT1165_cm4.h47760 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
47766 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h48293 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
48299 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1166/
DMIMXRT1166_cm4.h49765 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
49771 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
DMIMXRT1166_cm7.h49768 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
49774 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1173/
DMIMXRT1173_cm4.h50292 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
50298 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
DMIMXRT1173_cm7.h50295 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
50301 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1172/
DMIMXRT1172.h50298 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
50304 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1176/
DMIMXRT1176_cm7.h60965 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
60971 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)
DMIMXRT1176_cm4.h60962 #define IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK (0x20U) macro
60968 …(((uint32_t)(x)) << IOMUXC_LPSR_GPR_GPR25_APC_VALID_SHIFT)) & IOMUXC_LPSR_GPR_GPR25_APC_VALID_MASK)