Home
last modified time | relevance | path

Searched refs:IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (Results 1 – 12 of 12) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h46381 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
46384 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
DMIMXRT1175_cm7.h46384 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
46387 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h45854 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
45857 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
DMIMXRT1165_cm4.h45851 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
45854 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h46384 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
46387 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1166/
DMIMXRT1166_cm4.h47856 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
47859 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
DMIMXRT1166_cm7.h47859 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
47862 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1173/
DMIMXRT1173_cm4.h48383 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
48386 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
DMIMXRT1173_cm7.h48386 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
48389 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1172/
DMIMXRT1172.h48389 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
48392 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1176/
DMIMXRT1176_cm7.h59056 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
59059 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)
DMIMXRT1176_cm4.h59053 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK (0xF0U) macro
59056 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCP_MASK)