Home
last modified time | relevance | path

Searched refs:IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (Results 1 – 12 of 12) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h46386 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
46389 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
DMIMXRT1175_cm7.h46389 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
46392 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h45859 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
45862 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
DMIMXRT1165_cm4.h45856 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
45859 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h46389 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
46392 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1166/
DMIMXRT1166_cm4.h47861 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
47864 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
DMIMXRT1166_cm7.h47864 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
47867 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1173/
DMIMXRT1173_cm4.h48388 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
48391 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
DMIMXRT1173_cm7.h48391 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
48394 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1172/
DMIMXRT1172.h48394 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
48397 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1176/
DMIMXRT1176_cm7.h59061 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
59064 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)
DMIMXRT1176_cm4.h59058 #define IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK (0xF00U) macro
59061 …(uint32_t)(x)) << IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_SHIFT)) & IOMUXC_GPR_GPR68_GPIO_SD2_RASRCN_MASK)