Searched refs:IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (Results 1 – 12 of 12) sorted by relevance
46070 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro46073 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
46073 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro46076 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
45543 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro45546 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
45540 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro45543 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
47545 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro47548 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
47548 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro47551 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
48072 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro48075 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
48075 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro48078 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
48078 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro48081 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
58745 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro58748 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
58742 #define IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK (0xF00U) macro58745 …t32_t)(x)) << IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_SHIFT)) & IOMUXC_GPR_GPR64_GPIO_DISP1_RASRCN_MASK)
