Searched refs:IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (Results 1 – 13 of 13) sorted by relevance
16758 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro16764 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
19526 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro19532 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
22934 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro22940 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
22955 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro22961 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
23921 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro23927 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
25328 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro25334 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
24706 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro24712 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
25330 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro25336 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
25871 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro25877 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
26667 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro26673 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
26657 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK (0x40U) macro26663 …(uint32_t)(((uint32_t)(x)) << IOMUXC_GPR_GPR5_WDOG1_MASK_SHIFT)) & IOMUXC_GPR_GPR5_WDOG1_MASK_MASK)
23508 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK 0x40u macro
26844 #define IOMUXC_GPR_GPR5_WDOG1_MASK_MASK 0x40u macro
