Searched refs:INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK (Results 1 – 4 of 4) sorted by relevance
24383 #define INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK (0x1000000U) macro24389 …int32_t)(x)) << INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_SHIFT)) & INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK)
31377 #define INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK (0x1000000U) macro31383 …int32_t)(x)) << INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_SHIFT)) & INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK)
31373 #define INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK (0x1000000U) macro31379 …int32_t)(x)) << INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_SHIFT)) & INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK)
31376 #define INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK (0x1000000U) macro31382 …int32_t)(x)) << INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_SHIFT)) & INPUTMUX_DMAC0_ITRIG_ENA0_CLR_ADC_MASK)
