Home
last modified time | relevance | path

Searched refs:INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (Results 1 – 21 of 21) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5502/
DLPC5502.h14956 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
14960 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5502CPXXXX/
DLPC5502CPXXXX.h14839 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
14843 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5504CPXXXX/
DLPC5504CPXXXX.h14839 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
14843 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5504/
DLPC5504.h14956 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
14960 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5506/
DLPC5506.h14956 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
14960 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5506CPXXXX/
DLPC5506CPXXXX.h14839 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
14843 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5526/
DLPC5526.h12081 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
12085 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S06/
DLPC55S06.h15896 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
15900 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S04/
DLPC55S04.h15896 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
15900 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5528/
DLPC5528.h12080 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
12084 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5512/
DLPC5512.h15374 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
15378 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S26/
DLPC55S26.h12965 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
12969 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S28/
DLPC55S28.h12964 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
12968 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5514/
DLPC5514.h15375 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
15379 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S16/
DLPC55S16.h16316 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
16320 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S14/
DLPC55S14.h16315 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
16319 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5516/
DLPC5516.h15376 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
15380 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S66/
DLPC55S66_cm33_core1.h12965 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
12969 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
DLPC55S66_cm33_core0.h12965 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
12969 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S69/
DLPC55S69_cm33_core1.h12964 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
12968 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)
DLPC55S69_cm33_core0.h12964 #define INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK (0x3FFU) macro
12968 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA1_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_REQ_ENA_CLR_CLR_MASK)