Searched refs:INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
35013 #define INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK (0x200000U) macro35019 …t)(x)) << INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK)
34983 #define INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK (0x200000U) macro34989 …t)(x)) << INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK)
45188 #define INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK (0x200000U) macro45194 …t)(x)) << INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK)
45615 #define INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK (0x200000U) macro45621 …t)(x)) << INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE3_REQ117_EN1_MASK)
