Searched refs:INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
34317 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK (0x2000U) macro34323 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK)
34287 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK (0x2000U) macro34293 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK)
44388 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK (0x2000U) macro44394 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK)
44815 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK (0x2000U) macro44821 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ77_EN1_MASK)
