Searched refs:INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
34309 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK (0x1000U) macro34315 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK)
34279 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK (0x1000U) macro34285 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK)
44380 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK (0x1000U) macro44386 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK)
44807 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK (0x1000U) macro44813 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ76_EN1_MASK)
