Searched refs:INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
34285 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK (0x200U) macro34291 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK)
34255 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK (0x200U) macro34261 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK)
44356 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK (0x200U) macro44362 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK)
44783 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK (0x200U) macro44789 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ73_EN1_MASK)
