Searched refs:INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
33595 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK (0x800U) macro33601 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK)
33565 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK (0x800U) macro33571 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK)
43666 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK (0x800U) macro43672 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK)
44093 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK (0x800U) macro44099 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ43_EN1_MASK)
