Searched refs:INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
33571 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK (0x100U) macro33577 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK)
33541 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK (0x100U) macro33547 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK)
43642 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK (0x100U) macro43648 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK)
44069 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK (0x100U) macro44075 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ40_EN1_MASK)
