Searched refs:INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
33507 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK (0x1U) macro33513 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK)
33477 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK (0x1U) macro33483 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK)
43578 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK (0x1U) macro43584 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK)
44005 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK (0x1U) macro44011 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ32_EN1_MASK)
