Home
last modified time | relevance | path

Searched refs:INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (Results 1 – 21 of 21) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5502/
DLPC5502.h15019 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
15024 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5502CPXXXX/
DLPC5502CPXXXX.h14902 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
14907 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5504CPXXXX/
DLPC5504CPXXXX.h14902 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
14907 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5504/
DLPC5504.h15019 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
15024 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5506/
DLPC5506.h15019 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
15024 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5506CPXXXX/
DLPC5506CPXXXX.h14902 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
14907 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5526/
DLPC5526.h12144 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
12149 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S06/
DLPC55S06.h15959 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
15964 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S04/
DLPC55S04.h15959 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
15964 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5528/
DLPC5528.h12143 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
12148 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5512/
DLPC5512.h15437 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
15442 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S26/
DLPC55S26.h13028 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
13033 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S28/
DLPC55S28.h13027 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
13032 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5514/
DLPC5514.h15438 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
15443 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S16/
DLPC55S16.h16379 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
16384 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S14/
DLPC55S14.h16378 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
16383 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5516/
DLPC5516.h15439 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
15444 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S66/
DLPC55S66_cm33_core1.h13028 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
13033 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
DLPC55S66_cm33_core0.h13028 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
13033 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S69/
DLPC55S69_cm33_core1.h13027 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
13032 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)
DLPC55S69_cm33_core0.h13027 #define INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK (0x7FFFU) macro
13032 …(((uint32_t)(x)) << INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA1_ITRIG_ENA_CLR_CLR_MASK)