Home
last modified time | relevance | path

Searched refs:INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (Results 1 – 21 of 21) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5502/
DLPC5502.h14917 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
14921 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5502CPXXXX/
DLPC5502CPXXXX.h14800 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
14804 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5504CPXXXX/
DLPC5504CPXXXX.h14800 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
14804 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5504/
DLPC5504.h14917 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
14921 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5506/
DLPC5506.h14917 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
14921 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5506CPXXXX/
DLPC5506CPXXXX.h14800 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
14804 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5526/
DLPC5526.h12051 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
12055 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S06/
DLPC55S06.h15857 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
15861 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S04/
DLPC55S04.h15857 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
15861 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5528/
DLPC5528.h12050 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
12054 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5512/
DLPC5512.h15344 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
15348 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S26/
DLPC55S26.h12935 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
12939 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S28/
DLPC55S28.h12934 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
12938 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5514/
DLPC5514.h15345 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
15349 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S16/
DLPC55S16.h16286 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
16290 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S14/
DLPC55S14.h16285 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
16289 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5516/
DLPC5516.h15346 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
15350 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S66/
DLPC55S66_cm33_core1.h12935 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
12939 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
DLPC55S66_cm33_core0.h12935 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
12939 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S69/
DLPC55S69_cm33_core1.h12934 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
12938 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)
DLPC55S69_cm33_core0.h12934 #define INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK (0x7FFFFFU) macro
12938 …2_t)(((uint32_t)(x)) << INPUTMUX_DMA0_REQ_ENA_CLR_CLR_SHIFT)) & INPUTMUX_DMA0_REQ_ENA_CLR_CLR_MASK)