Home
last modified time | relevance | path

Searched refs:I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (Results 1 – 25 of 51) sorted by relevance

123

/hal_nxp-latest/mcux/mcux-sdk/devices/LPC865/
DLPC865.h6410 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
6413 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC864/
DLPC864.h6408 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
6411 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA142/
DMCXA142.h14386 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
14389 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA143/
DMCXA143.h14386 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
14389 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA153/
DMCXA153.h14386 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
14389 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA152/
DMCXA152.h14386 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
14389 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA146/
DMCXA146.h17522 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
17525 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA145/
DMCXA145.h17522 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
17525 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA144/
DMCXA144.h17522 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
17525 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA156/
DMCXA156.h17526 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
17529 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA154/
DMCXA154.h17526 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
17529 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA155/
DMCXA155.h17526 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
17529 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5536/
DLPC5536.h24038 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
24041 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5534/
DLPC5534.h24038 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
24041 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h26671 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
26674 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
DMIMXRT735S_cm33_core1.h26715 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
26718 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S36/
DLPC55S36.h24037 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
24040 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h26715 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
26718 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
DMIMXRT758S_hifi1.h26671 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
26674 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN236/
DMCXN236.h26495 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
26498 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN235/
DMCXN235.h26465 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
26468 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h26671 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
26674 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
DMIMXRT798S_cm33_core1.h26715 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
26718 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXW727C/
DMCXW727C_cm33_core0.h21193 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
21196 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)
DMCXW727C_cm33_core1.h29505 #define I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK (0xFFFFU) macro
29508 …2_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL_ADDRCMD_SHIFT)) & I3C_MWMSG_DDR_CONTROL_ADDRCMD_MASK)

123