Home
last modified time | relevance | path

Searched refs:GPIO_DIRCLR_DIRCLRP31_MASK (Results 1 – 9 of 9) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h16485 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
16491 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)
DMIMXRT595S_cm33.h23150 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
23156 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5536/
DLPC5536.h18212 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
18218 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5534/
DLPC5534.h18212 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
18218 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h23146 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
23152 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h23149 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
23155 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S36/
DLPC55S36.h18211 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
18217 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/RW610/
DRW610.h38756 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
38762 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/RW612/
DRW612.h38756 #define GPIO_DIRCLR_DIRCLRP31_MASK (0x80000000U) macro
38762 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP31_SHIFT)) & GPIO_DIRCLR_DIRCLRP31_MASK)