Home
last modified time | relevance | path

Searched refs:GPIO_DIRCLR_DIRCLRP28_MASK (Results 1 – 9 of 9) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h16461 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
16467 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)
DMIMXRT595S_cm33.h23126 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
23132 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5536/
DLPC5536.h18188 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
18194 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5534/
DLPC5534.h18188 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
18194 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h23122 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
23128 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h23125 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
23131 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S36/
DLPC55S36.h18187 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
18193 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/RW610/
DRW610.h38732 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
38738 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/RW612/
DRW612.h38732 #define GPIO_DIRCLR_DIRCLRP28_MASK (0x10000000U) macro
38738 … (((uint32_t)(((uint32_t)(x)) << GPIO_DIRCLR_DIRCLRP28_SHIFT)) & GPIO_DIRCLR_DIRCLRP28_MASK)