Searched refs:GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK (Results 1 – 4 of 4) sorted by relevance
10463 #define GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK (0xFC0U) macro10466 …int32_t)(((uint32_t)(x)) << GEN4PHY_DMD_WAVE_REG1_SMPL6_SHIFT)) & GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK)
12632 #define GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK (0xFC0U) macro12635 …int32_t)(((uint32_t)(x)) << GEN4PHY_DMD_WAVE_REG1_SMPL6_SHIFT)) & GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK)
13172 #define GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK (0xFC0U) macro13175 …int32_t)(((uint32_t)(x)) << GEN4PHY_DMD_WAVE_REG1_SMPL6_SHIFT)) & GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK)
21520 #define GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK (0xFC0U) macro21523 …int32_t)(((uint32_t)(x)) << GEN4PHY_DMD_WAVE_REG1_SMPL6_SHIFT)) & GEN4PHY_DMD_WAVE_REG1_SMPL6_MASK)
