Home
last modified time | relevance | path

Searched refs:DIGTMP_TER_TPE5_MASK (Results 1 – 11 of 11) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/drivers/tdet/
Dfsl_tdet.h309 DIGTMP_TER_TPE3_MASK | DIGTMP_TER_TPE4_MASK | DIGTMP_TER_TPE5_MASK |
313 … DIGTMP_TER_TPE3_MASK | DIGTMP_TER_TPE4_MASK | DIGTMP_TER_TPE5_MASK | DIGTMP_TER_TPE6_MASK |
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN236/
DMCXN236.h11717 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
11723 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN235/
DMCXN235.h11687 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
11693 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN546/
DMCXN546_cm33_core0.h14001 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
14007 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
DMCXN546_cm33_core1.h14001 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
14007 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN547/
DMCXN547_cm33_core0.h14001 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
14007 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
DMCXN547_cm33_core1.h14001 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
14007 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN947/
DMCXN947_cm33_core1.h14047 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
14053 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
DMCXN947_cm33_core0.h14047 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
14053 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN946/
DMCXN946_cm33_core0.h14047 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
14053 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)
DMCXN946_cm33_core1.h14047 #define DIGTMP_TER_TPE5_MASK (0x200000U) macro
14053 … (((uint32_t)(((uint32_t)(x)) << DIGTMP_TER_TPE5_SHIFT)) & DIGTMP_TER_TPE5_MASK)