1 /* 2 * NOTE: Autogenerated file by kinetis_cfg_utils.py 3 * for MCXN947VNL/signal_configuration.xml 4 * 5 * Copyright 2024 NXP 6 * SPDX-License-Identifier: Apache-2.0 7 */ 8 9 #ifndef _ZEPHYR_DTS_BINDING_MCXN947VNL_ 10 #define _ZEPHYR_DTS_BINDING_MCXN947VNL_ 11 12 #define N9X_MUX(port, pin, mux) \ 13 (((((port) - '0') & 0xF) << 28) | \ 14 (((pin) & 0x3F) << 22) | \ 15 (((mux) & 0xF) << 8)) 16 17 #define PIO0_0 N9X_MUX('0',0,0) /* PT0_0 */ 18 #define TMS_PIO0_0 N9X_MUX('0',0,1) /* PT0_0 */ 19 #define SWDIO_PIO0_0 N9X_MUX('0',0,1) /* PT0_0 */ 20 #define FC1_P0_PIO0_0 N9X_MUX('0',0,2) /* PT0_0 */ 21 #define CT_INP0_PIO0_0 N9X_MUX('0',0,4) /* PT0_0 */ 22 #define PIO0_1 N9X_MUX('0',1,0) /* PT0_1 */ 23 #define SWCLK_PIO0_1 N9X_MUX('0',1,1) /* PT0_1 */ 24 #define TCLK_PIO0_1 N9X_MUX('0',1,1) /* PT0_1 */ 25 #define FC1_P1_PIO0_1 N9X_MUX('0',1,2) /* PT0_1 */ 26 #define CT_INP1_PIO0_1 N9X_MUX('0',1,4) /* PT0_1 */ 27 #define PIO0_2 N9X_MUX('0',2,0) /* PT0_2 */ 28 #define SWO_PIO0_2 N9X_MUX('0',2,1) /* PT0_2 */ 29 #define TDO_PIO0_2 N9X_MUX('0',2,1) /* PT0_2 */ 30 #define FC1_P2_PIO0_2 N9X_MUX('0',2,2) /* PT0_2 */ 31 #define CT0_MAT0_PIO0_2 N9X_MUX('0',2,4) /* PT0_2 */ 32 #define UTICK_CAP0_PIO0_2 N9X_MUX('0',2,5) /* PT0_2 */ 33 #define I3C0_PUR_PIO0_2 N9X_MUX('0',2,10) /* PT0_2 */ 34 #define PIO0_3 N9X_MUX('0',3,0) /* PT0_3 */ 35 #define CMP1_IN1_PIO0_3 N9X_MUX('0',3,0) /* PT0_3 */ 36 #define TDI_PIO0_3 N9X_MUX('0',3,1) /* PT0_3 */ 37 #define FC1_P3_PIO0_3 N9X_MUX('0',3,2) /* PT0_3 */ 38 #define CT0_MAT1_PIO0_3 N9X_MUX('0',3,4) /* PT0_3 */ 39 #define UTICK_CAP1_PIO0_3 N9X_MUX('0',3,5) /* PT0_3 */ 40 #define HSCMP0_OUT_PIO0_3 N9X_MUX('0',3,8) /* PT0_3 */ 41 #define PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */ 42 #define WUU0_IN0_PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */ 43 #define TSI0_CH8_PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */ 44 #define EWM0_IN_PIO0_4 N9X_MUX('0',4,1) /* PT0_4 */ 45 #define FC0_P0_PIO0_4 N9X_MUX('0',4,2) /* PT0_4 */ 46 #define FC1_P4_PIO0_4 N9X_MUX('0',4,3) /* PT0_4 */ 47 #define CT0_MAT2_PIO0_4 N9X_MUX('0',4,4) /* PT0_4 */ 48 #define UTICK_CAP2_PIO0_4 N9X_MUX('0',4,5) /* PT0_4 */ 49 #define HSCMP1_OUT_PIO0_4 N9X_MUX('0',4,8) /* PT0_4 */ 50 #define PDM0_CLK_PIO0_4 N9X_MUX('0',4,9) /* PT0_4 */ 51 #define TSI0_CH9_PIO0_5 N9X_MUX('0',5,0) /* PT0_5 */ 52 #define PIO0_5 N9X_MUX('0',5,0) /* PT0_5 */ 53 #define EWM0_OUT_b_PIO0_5 N9X_MUX('0',5,1) /* PT0_5 */ 54 #define FC0_P1_PIO0_5 N9X_MUX('0',5,2) /* PT0_5 */ 55 #define FC1_P5_PIO0_5 N9X_MUX('0',5,3) /* PT0_5 */ 56 #define CT0_MAT3_PIO0_5 N9X_MUX('0',5,4) /* PT0_5 */ 57 #define UTICK_CAP3_PIO0_5 N9X_MUX('0',5,5) /* PT0_5 */ 58 #define PDM0_DATA0_PIO0_5 N9X_MUX('0',5,9) /* PT0_5 */ 59 #define PIO0_6 N9X_MUX('0',6,0) /* PT0_6 */ 60 #define TSI0_CH10_PIO0_6 N9X_MUX('0',6,0) /* PT0_6 */ 61 #define ISPMODE_N_PIO0_6 N9X_MUX('0',6,1) /* PT0_6 */ 62 #define FC0_P2_PIO0_6 N9X_MUX('0',6,2) /* PT0_6 */ 63 #define FC1_P6_PIO0_6 N9X_MUX('0',6,3) /* PT0_6 */ 64 #define CT_INP2_PIO0_6 N9X_MUX('0',6,4) /* PT0_6 */ 65 #define HSCMP2_OUT_PIO0_6 N9X_MUX('0',6,8) /* PT0_6 */ 66 #define PDM0_DATA1_PIO0_6 N9X_MUX('0',6,9) /* PT0_6 */ 67 #define CLKOUT_PIO0_6 N9X_MUX('0',6,12) /* PT0_6 */ 68 #define PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */ 69 #define WUU0_IN2_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */ 70 #define ADC0_A8_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */ 71 #define TSI0_CH11_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */ 72 #define FC0_P0_PIO0_16 N9X_MUX('0',16,2) /* PT0_16 */ 73 #define CT0_MAT0_PIO0_16 N9X_MUX('0',16,4) /* PT0_16 */ 74 #define UTICK_CAP2_PIO0_16 N9X_MUX('0',16,5) /* PT0_16 */ 75 #define FLEXIO0_D0_PIO0_16 N9X_MUX('0',16,6) /* PT0_16 */ 76 #define PDM0_CLK_PIO0_16 N9X_MUX('0',16,9) /* PT0_16 */ 77 #define I3C0_SDA_PIO0_16 N9X_MUX('0',16,10) /* PT0_16 */ 78 #define ADC0_A9_PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */ 79 #define PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */ 80 #define TSI0_CH12_PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */ 81 #define FC0_P1_PIO0_17 N9X_MUX('0',17,2) /* PT0_17 */ 82 #define CT0_MAT1_PIO0_17 N9X_MUX('0',17,4) /* PT0_17 */ 83 #define UTICK_CAP3_PIO0_17 N9X_MUX('0',17,5) /* PT0_17 */ 84 #define FLEXIO0_D1_PIO0_17 N9X_MUX('0',17,6) /* PT0_17 */ 85 #define PDM0_DATA0_PIO0_17 N9X_MUX('0',17,9) /* PT0_17 */ 86 #define I3C0_SCL_PIO0_17 N9X_MUX('0',17,10) /* PT0_17 */ 87 #define PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */ 88 #define ADC0_A10_PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */ 89 #define TSI0_CH13_PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */ 90 #define EWM0_IN_PIO0_18 N9X_MUX('0',18,1) /* PT0_18 */ 91 #define FC0_P2_PIO0_18 N9X_MUX('0',18,2) /* PT0_18 */ 92 #define CT0_MAT2_PIO0_18 N9X_MUX('0',18,4) /* PT0_18 */ 93 #define FLEXIO0_D2_PIO0_18 N9X_MUX('0',18,6) /* PT0_18 */ 94 #define HSCMP0_OUT_PIO0_18 N9X_MUX('0',18,8) /* PT0_18 */ 95 #define PDM0_DATA1_PIO0_18 N9X_MUX('0',18,9) /* PT0_18 */ 96 #define PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */ 97 #define ADC0_A11_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */ 98 #define TSI0_CH14_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */ 99 #define WUU0_IN3_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */ 100 #define EWM0_OUT_b_PIO0_19 N9X_MUX('0',19,1) /* PT0_19 */ 101 #define FC0_P3_PIO0_19 N9X_MUX('0',19,2) /* PT0_19 */ 102 #define CT0_MAT3_PIO0_19 N9X_MUX('0',19,4) /* PT0_19 */ 103 #define FLEXIO0_D3_PIO0_19 N9X_MUX('0',19,6) /* PT0_19 */ 104 #define HSCMP1_OUT_PIO0_19 N9X_MUX('0',19,8) /* PT0_19 */ 105 #define PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */ 106 #define WUU0_IN4_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */ 107 #define ADC0_A12_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */ 108 #define TSI0_CH15_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */ 109 #define FC0_P4_PIO0_20 N9X_MUX('0',20,2) /* PT0_20 */ 110 #define FC1_P0_PIO0_20 N9X_MUX('0',20,3) /* PT0_20 */ 111 #define CT_INP0_PIO0_20 N9X_MUX('0',20,4) /* PT0_20 */ 112 #define FLEXIO0_D4_PIO0_20 N9X_MUX('0',20,6) /* PT0_20 */ 113 #define I3C0_SDA_PIO0_20 N9X_MUX('0',20,10) /* PT0_20 */ 114 #define PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */ 115 #define ADC0_A13_PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */ 116 #define TSI0_CH16_PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */ 117 #define FC0_P5_PIO0_21 N9X_MUX('0',21,2) /* PT0_21 */ 118 #define FC1_P1_PIO0_21 N9X_MUX('0',21,3) /* PT0_21 */ 119 #define CT_INP1_PIO0_21 N9X_MUX('0',21,4) /* PT0_21 */ 120 #define FLEXIO0_D5_PIO0_21 N9X_MUX('0',21,6) /* PT0_21 */ 121 #define I3C0_SCL_PIO0_21 N9X_MUX('0',21,10) /* PT0_21 */ 122 #define PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */ 123 #define ADC0_A14_PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */ 124 #define CMP1_IN2_PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */ 125 #define EWM0_IN_PIO0_22 N9X_MUX('0',22,1) /* PT0_22 */ 126 #define FC0_P6_PIO0_22 N9X_MUX('0',22,2) /* PT0_22 */ 127 #define FC1_P2_PIO0_22 N9X_MUX('0',22,3) /* PT0_22 */ 128 #define CT_INP2_PIO0_22 N9X_MUX('0',22,4) /* PT0_22 */ 129 #define FLEXIO0_D6_PIO0_22 N9X_MUX('0',22,6) /* PT0_22 */ 130 #define I3C0_PUR_PIO0_22 N9X_MUX('0',22,10) /* PT0_22 */ 131 #define PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */ 132 #define WUU0_IN5_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */ 133 #define ADC0_A15_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */ 134 #define CMP2_IN2_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */ 135 #define EWM0_OUT_b_PIO0_23 N9X_MUX('0',23,1) /* PT0_23 */ 136 #define FC1_P3_PIO0_23 N9X_MUX('0',23,3) /* PT0_23 */ 137 #define CT_INP3_PIO0_23 N9X_MUX('0',23,4) /* PT0_23 */ 138 #define FLEXIO0_D7_PIO0_23 N9X_MUX('0',23,6) /* PT0_23 */ 139 #define TSI0_CH0_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 140 #define PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 141 #define WUU0_IN6_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 142 #define CMP0_IN0_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 143 #define ADC0_A16_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 144 #define TRIG_IN0_PIO1_0 N9X_MUX('1',0,1) /* PT1_0 */ 145 #define FC3_P0_PIO1_0 N9X_MUX('1',0,2) /* PT1_0 */ 146 #define FC4_P4_PIO1_0 N9X_MUX('1',0,3) /* PT1_0 */ 147 #define CT_INP4_PIO1_0 N9X_MUX('1',0,4) /* PT1_0 */ 148 #define SCT0_OUT6_PIO1_0 N9X_MUX('1',0,5) /* PT1_0 */ 149 #define FLEXIO0_D8_PIO1_0 N9X_MUX('1',0,6) /* PT1_0 */ 150 #define SAI1_TX_BCLK_PIO1_0 N9X_MUX('1',0,10) /* PT1_0 */ 151 #define PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */ 152 #define CMP1_IN0_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */ 153 #define TSI0_CH1_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */ 154 #define ADC0_A17_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */ 155 #define TRIG_IN1_PIO1_1 N9X_MUX('1',1,1) /* PT1_1 */ 156 #define FC3_P1_PIO1_1 N9X_MUX('1',1,2) /* PT1_1 */ 157 #define FC4_P5_PIO1_1 N9X_MUX('1',1,3) /* PT1_1 */ 158 #define CT_INP5_PIO1_1 N9X_MUX('1',1,4) /* PT1_1 */ 159 #define SCT0_OUT7_PIO1_1 N9X_MUX('1',1,5) /* PT1_1 */ 160 #define FLEXIO0_D9_PIO1_1 N9X_MUX('1',1,6) /* PT1_1 */ 161 #define SAI1_TX_FS_PIO1_1 N9X_MUX('1',1,10) /* PT1_1 */ 162 #define PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */ 163 #define ADC0_A18_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */ 164 #define TSI0_CH2_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */ 165 #define CMP2_IN0_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */ 166 #define TRIG_OUT0_PIO1_2 N9X_MUX('1',2,1) /* PT1_2 */ 167 #define FC3_P2_PIO1_2 N9X_MUX('1',2,2) /* PT1_2 */ 168 #define FC4_P6_PIO1_2 N9X_MUX('1',2,3) /* PT1_2 */ 169 #define CT1_MAT0_PIO1_2 N9X_MUX('1',2,4) /* PT1_2 */ 170 #define SCT0_IN6_PIO1_2 N9X_MUX('1',2,5) /* PT1_2 */ 171 #define FLEXIO0_D10_PIO1_2 N9X_MUX('1',2,6) /* PT1_2 */ 172 #define ENET0_MDC_PIO1_2 N9X_MUX('1',2,9) /* PT1_2 */ 173 #define SAI1_TXD0_PIO1_2 N9X_MUX('1',2,10) /* PT1_2 */ 174 #define CAN0_TXD_PIO1_2 N9X_MUX('1',2,11) /* PT1_2 */ 175 #define PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 176 #define ADC0_A19_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 177 #define TSI0_CH3_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 178 #define WUU0_IN7_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 179 #define CMP0_IN1_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 180 #define TRIG_OUT1_PIO1_3 N9X_MUX('1',3,1) /* PT1_3 */ 181 #define FC3_P3_PIO1_3 N9X_MUX('1',3,2) /* PT1_3 */ 182 #define CT1_MAT1_PIO1_3 N9X_MUX('1',3,4) /* PT1_3 */ 183 #define SCT0_IN7_PIO1_3 N9X_MUX('1',3,5) /* PT1_3 */ 184 #define FLEXIO0_D11_PIO1_3 N9X_MUX('1',3,6) /* PT1_3 */ 185 #define ENET0_MDIO_PIO1_3 N9X_MUX('1',3,9) /* PT1_3 */ 186 #define SAI1_RXD0_PIO1_3 N9X_MUX('1',3,10) /* PT1_3 */ 187 #define CAN0_RXD_PIO1_3 N9X_MUX('1',3,11) /* PT1_3 */ 188 #define ADC0_A20_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 189 #define PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 190 #define TSI0_CH4_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 191 #define WUU0_IN8_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 192 #define CMP0_IN2_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 193 #define FREQME_CLK_IN0_PIO1_4 N9X_MUX('1',4,1) /* PT1_4 */ 194 #define FC3_P4_PIO1_4 N9X_MUX('1',4,2) /* PT1_4 */ 195 #define FC5_P0_PIO1_4 N9X_MUX('1',4,3) /* PT1_4 */ 196 #define CT1_MAT2_PIO1_4 N9X_MUX('1',4,4) /* PT1_4 */ 197 #define SCT0_OUT0_PIO1_4 N9X_MUX('1',4,5) /* PT1_4 */ 198 #define FLEXIO0_D12_PIO1_4 N9X_MUX('1',4,6) /* PT1_4 */ 199 #define ENET0_TX_CLK_PIO1_4 N9X_MUX('1',4,9) /* PT1_4 */ 200 #define SAI0_TXD1_PIO1_4 N9X_MUX('1',4,10) /* PT1_4 */ 201 #define PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */ 202 #define CMP0_IN3_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */ 203 #define TSI0_CH5_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */ 204 #define ADC0_A21_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */ 205 #define FREQME_CLK_IN1_PIO1_5 N9X_MUX('1',5,1) /* PT1_5 */ 206 #define FC3_P5_PIO1_5 N9X_MUX('1',5,2) /* PT1_5 */ 207 #define FC5_P1_PIO1_5 N9X_MUX('1',5,3) /* PT1_5 */ 208 #define CT1_MAT3_PIO1_5 N9X_MUX('1',5,4) /* PT1_5 */ 209 #define SCT0_OUT1_PIO1_5 N9X_MUX('1',5,5) /* PT1_5 */ 210 #define FLEXIO0_D13_PIO1_5 N9X_MUX('1',5,6) /* PT1_5 */ 211 #define ENET0_TXEN_PIO1_5 N9X_MUX('1',5,9) /* PT1_5 */ 212 #define SAI0_RXD1_PIO1_5 N9X_MUX('1',5,10) /* PT1_5 */ 213 #define PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */ 214 #define ADC0_A22_PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */ 215 #define TSI0_CH6_PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */ 216 #define TRIG_IN2_PIO1_6 N9X_MUX('1',6,1) /* PT1_6 */ 217 #define FC3_P6_PIO1_6 N9X_MUX('1',6,2) /* PT1_6 */ 218 #define FC5_P2_PIO1_6 N9X_MUX('1',6,3) /* PT1_6 */ 219 #define CT_INP6_PIO1_6 N9X_MUX('1',6,4) /* PT1_6 */ 220 #define SCT0_IN0_PIO1_6 N9X_MUX('1',6,5) /* PT1_6 */ 221 #define FLEXIO0_D14_PIO1_6 N9X_MUX('1',6,6) /* PT1_6 */ 222 #define ENET0_TXD0_PIO1_6 N9X_MUX('1',6,9) /* PT1_6 */ 223 #define SAI1_RX_BCLK_PIO1_6 N9X_MUX('1',6,10) /* PT1_6 */ 224 #define CAN1_TXD_PIO1_6 N9X_MUX('1',6,11) /* PT1_6 */ 225 #define PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */ 226 #define WUU0_IN9_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */ 227 #define TSI0_CH7_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */ 228 #define ADC0_A23_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */ 229 #define TRIG_OUT2_PIO1_7 N9X_MUX('1',7,1) /* PT1_7 */ 230 #define FC5_P3_PIO1_7 N9X_MUX('1',7,3) /* PT1_7 */ 231 #define CT_INP7_PIO1_7 N9X_MUX('1',7,4) /* PT1_7 */ 232 #define SCT0_IN1_PIO1_7 N9X_MUX('1',7,5) /* PT1_7 */ 233 #define FLEXIO0_D15_PIO1_7 N9X_MUX('1',7,6) /* PT1_7 */ 234 #define PLU_CLK_PIO1_7 N9X_MUX('1',7,8) /* PT1_7 */ 235 #define ENET0_TXD1_PIO1_7 N9X_MUX('1',7,9) /* PT1_7 */ 236 #define SAI1_RX_FS_PIO1_7 N9X_MUX('1',7,10) /* PT1_7 */ 237 #define CAN1_RXD_PIO1_7 N9X_MUX('1',7,11) /* PT1_7 */ 238 #define PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */ 239 #define WUU0_IN10_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */ 240 #define TSI0_CH17_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */ 241 #define ADC1_A8_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */ 242 #define TRACE_DATA0_PIO1_8 N9X_MUX('1',8,1) /* PT1_8 */ 243 #define FC4_P0_PIO1_8 N9X_MUX('1',8,2) /* PT1_8 */ 244 #define FC5_P4_PIO1_8 N9X_MUX('1',8,3) /* PT1_8 */ 245 #define CT_INP8_PIO1_8 N9X_MUX('1',8,4) /* PT1_8 */ 246 #define SCT0_OUT2_PIO1_8 N9X_MUX('1',8,5) /* PT1_8 */ 247 #define FLEXIO0_D16_PIO1_8 N9X_MUX('1',8,6) /* PT1_8 */ 248 #define PLU_OUT0_PIO1_8 N9X_MUX('1',8,8) /* PT1_8 */ 249 #define ENET0_TXD2_PIO1_8 N9X_MUX('1',8,9) /* PT1_8 */ 250 #define I3C1_SDA_PIO1_8 N9X_MUX('1',8,10) /* PT1_8 */ 251 #define ADC1_A9_PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */ 252 #define PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */ 253 #define TSI0_CH18_PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */ 254 #define TRACE_DATA1_PIO1_9 N9X_MUX('1',9,1) /* PT1_9 */ 255 #define FC4_P1_PIO1_9 N9X_MUX('1',9,2) /* PT1_9 */ 256 #define FC5_P5_PIO1_9 N9X_MUX('1',9,3) /* PT1_9 */ 257 #define CT_INP9_PIO1_9 N9X_MUX('1',9,4) /* PT1_9 */ 258 #define SCT0_OUT3_PIO1_9 N9X_MUX('1',9,5) /* PT1_9 */ 259 #define FLEXIO0_D17_PIO1_9 N9X_MUX('1',9,6) /* PT1_9 */ 260 #define PLU_OUT1_PIO1_9 N9X_MUX('1',9,8) /* PT1_9 */ 261 #define ENET0_TXD3_PIO1_9 N9X_MUX('1',9,9) /* PT1_9 */ 262 #define I3C1_SCL_PIO1_9 N9X_MUX('1',9,10) /* PT1_9 */ 263 #define PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */ 264 #define TSI0_CH19_PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */ 265 #define ADC1_A10_PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */ 266 #define TRACE_DATA2_PIO1_10 N9X_MUX('1',10,1) /* PT1_10 */ 267 #define FC4_P2_PIO1_10 N9X_MUX('1',10,2) /* PT1_10 */ 268 #define FC5_P6_PIO1_10 N9X_MUX('1',10,3) /* PT1_10 */ 269 #define CT2_MAT0_PIO1_10 N9X_MUX('1',10,4) /* PT1_10 */ 270 #define SCT0_IN2_PIO1_10 N9X_MUX('1',10,5) /* PT1_10 */ 271 #define FLEXIO0_D18_PIO1_10 N9X_MUX('1',10,6) /* PT1_10 */ 272 #define PLU_IN0_PIO1_10 N9X_MUX('1',10,8) /* PT1_10 */ 273 #define ENET0_TXER_PIO1_10 N9X_MUX('1',10,9) /* PT1_10 */ 274 #define CAN0_TXD_PIO1_10 N9X_MUX('1',10,11) /* PT1_10 */ 275 #define PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */ 276 #define WUU0_IN11_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */ 277 #define TSI0_CH20_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */ 278 #define ADC1_A11_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */ 279 #define TRACE_DATA3_PIO1_11 N9X_MUX('1',11,1) /* PT1_11 */ 280 #define FC4_P3_PIO1_11 N9X_MUX('1',11,2) /* PT1_11 */ 281 #define CT2_MAT1_PIO1_11 N9X_MUX('1',11,4) /* PT1_11 */ 282 #define SCT0_IN3_PIO1_11 N9X_MUX('1',11,5) /* PT1_11 */ 283 #define FLEXIO0_D19_PIO1_11 N9X_MUX('1',11,6) /* PT1_11 */ 284 #define PLU_IN1_PIO1_11 N9X_MUX('1',11,8) /* PT1_11 */ 285 #define ENET0_RX_CLK_PIO1_11 N9X_MUX('1',11,9) /* PT1_11 */ 286 #define I3C1_PUR_PIO1_11 N9X_MUX('1',11,10) /* PT1_11 */ 287 #define CAN0_RXD_PIO1_11 N9X_MUX('1',11,11) /* PT1_11 */ 288 #define PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */ 289 #define TSI0_CH21_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */ 290 #define ADC1_A12_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */ 291 #define WUU0_IN12_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */ 292 #define TRACE_CLK_PIO1_12 N9X_MUX('1',12,1) /* PT1_12 */ 293 #define FC4_P4_PIO1_12 N9X_MUX('1',12,2) /* PT1_12 */ 294 #define FC3_P0_PIO1_12 N9X_MUX('1',12,3) /* PT1_12 */ 295 #define CT2_MAT2_PIO1_12 N9X_MUX('1',12,4) /* PT1_12 */ 296 #define SCT0_OUT4_PIO1_12 N9X_MUX('1',12,5) /* PT1_12 */ 297 #define FLEXIO0_D20_PIO1_12 N9X_MUX('1',12,6) /* PT1_12 */ 298 #define PLU_OUT2_PIO1_12 N9X_MUX('1',12,8) /* PT1_12 */ 299 #define ENET0_RXER_PIO1_12 N9X_MUX('1',12,9) /* PT1_12 */ 300 #define CAN1_RXD_PIO1_12 N9X_MUX('1',12,11) /* PT1_12 */ 301 #define PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */ 302 #define ADC1_A13_PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */ 303 #define TSI0_CH22_PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */ 304 #define TRIG_IN3_PIO1_13 N9X_MUX('1',13,1) /* PT1_13 */ 305 #define FC4_P5_PIO1_13 N9X_MUX('1',13,2) /* PT1_13 */ 306 #define FC3_P1_PIO1_13 N9X_MUX('1',13,3) /* PT1_13 */ 307 #define CT2_MAT3_PIO1_13 N9X_MUX('1',13,4) /* PT1_13 */ 308 #define SCT0_OUT5_PIO1_13 N9X_MUX('1',13,5) /* PT1_13 */ 309 #define FLEXIO0_D21_PIO1_13 N9X_MUX('1',13,6) /* PT1_13 */ 310 #define PLU_OUT3_PIO1_13 N9X_MUX('1',13,8) /* PT1_13 */ 311 #define ENET0_RXDV_PIO1_13 N9X_MUX('1',13,9) /* PT1_13 */ 312 #define CAN1_TXD_PIO1_13 N9X_MUX('1',13,11) /* PT1_13 */ 313 #define PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */ 314 #define TSI0_CH23_PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */ 315 #define ADC1_A14_PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */ 316 #define FC4_P6_PIO1_14 N9X_MUX('1',14,2) /* PT1_14 */ 317 #define FC3_P2_PIO1_14 N9X_MUX('1',14,3) /* PT1_14 */ 318 #define CT_INP10_PIO1_14 N9X_MUX('1',14,4) /* PT1_14 */ 319 #define SCT0_IN4_PIO1_14 N9X_MUX('1',14,5) /* PT1_14 */ 320 #define FLEXIO0_D22_PIO1_14 N9X_MUX('1',14,6) /* PT1_14 */ 321 #define PLU_IN2_PIO1_14 N9X_MUX('1',14,8) /* PT1_14 */ 322 #define ENET0_RXD0_PIO1_14 N9X_MUX('1',14,9) /* PT1_14 */ 323 #define PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */ 324 #define ADC1_A15_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */ 325 #define WUU0_IN13_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */ 326 #define TSI0_CH24_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */ 327 #define FC3_P3_PIO1_15 N9X_MUX('1',15,3) /* PT1_15 */ 328 #define CT_INP11_PIO1_15 N9X_MUX('1',15,4) /* PT1_15 */ 329 #define SCT0_IN5_PIO1_15 N9X_MUX('1',15,5) /* PT1_15 */ 330 #define FLEXIO0_D23_PIO1_15 N9X_MUX('1',15,6) /* PT1_15 */ 331 #define PLU_IN3_PIO1_15 N9X_MUX('1',15,8) /* PT1_15 */ 332 #define ENET0_RXD1_PIO1_15 N9X_MUX('1',15,9) /* PT1_15 */ 333 #define I3C1_PUR_PIO1_15 N9X_MUX('1',15,10) /* PT1_15 */ 334 #define PIO1_30 N9X_MUX('1',30,0) /* PT1_30 */ 335 #define XTAL48M_PIO1_30 N9X_MUX('1',30,0) /* PT1_30 */ 336 #define TRIG_OUT3_PIO1_30 N9X_MUX('1',30,1) /* PT1_30 */ 337 #define CT_INP16_PIO1_30 N9X_MUX('1',30,4) /* PT1_30 */ 338 #define SCT0_OUT8_PIO1_30 N9X_MUX('1',30,5) /* PT1_30 */ 339 #define SAI0_MCLK_PIO1_30 N9X_MUX('1',30,10) /* PT1_30 */ 340 #define EXTAL48M_PIO1_31 N9X_MUX('1',31,0) /* PT1_31 */ 341 #define PIO1_31 N9X_MUX('1',31,0) /* PT1_31 */ 342 #define TRIG_IN4_PIO1_31 N9X_MUX('1',31,1) /* PT1_31 */ 343 #define CT_INP17_PIO1_31 N9X_MUX('1',31,4) /* PT1_31 */ 344 #define SCT0_OUT9_PIO1_31 N9X_MUX('1',31,5) /* PT1_31 */ 345 #define PIO2_0 N9X_MUX('2',0,0) /* PT2_0 */ 346 #define TRIG_IN5_PIO2_0 N9X_MUX('2',0,1) /* PT2_0 */ 347 #define FC9_P6_PIO2_0 N9X_MUX('2',0,2) /* PT2_0 */ 348 #define SDHC0_D5_PIO2_0 N9X_MUX('2',0,3) /* PT2_0 */ 349 #define SCT0_IN0_PIO2_0 N9X_MUX('2',0,4) /* PT2_0 */ 350 #define PWM1_A3_PIO2_0 N9X_MUX('2',0,5) /* PT2_0 */ 351 #define FLEXIO0_D8_PIO2_0 N9X_MUX('2',0,6) /* PT2_0 */ 352 #define FLEXSPI0_B_SS1_b_PIO2_0 N9X_MUX('2',0,8) /* PT2_0 */ 353 #define SAI0_RX_BCLK_PIO2_0 N9X_MUX('2',0,10) /* PT2_0 */ 354 #define PIO2_1 N9X_MUX('2',1,0) /* PT2_1 */ 355 #define TRACE_CLK_PIO2_1 N9X_MUX('2',1,1) /* PT2_1 */ 356 #define SDHC0_D4_PIO2_1 N9X_MUX('2',1,3) /* PT2_1 */ 357 #define SCT0_IN1_PIO2_1 N9X_MUX('2',1,4) /* PT2_1 */ 358 #define PWM1_B3_PIO2_1 N9X_MUX('2',1,5) /* PT2_1 */ 359 #define FLEXIO0_D9_PIO2_1 N9X_MUX('2',1,6) /* PT2_1 */ 360 #define FLEXSPI0_B_DQS_PIO2_1 N9X_MUX('2',1,8) /* PT2_1 */ 361 #define SINC0_MCLK_OUT0_PIO2_1 N9X_MUX('2',1,9) /* PT2_1 */ 362 #define SAI0_RX_FS_PIO2_1 N9X_MUX('2',1,10) /* PT2_1 */ 363 #define WUU0_IN16_PIO2_2 N9X_MUX('2',2,0) /* PT2_2 */ 364 #define PIO2_2 N9X_MUX('2',2,0) /* PT2_2 */ 365 #define CLKOUT_PIO2_2 N9X_MUX('2',2,1) /* PT2_2 */ 366 #define FC9_P3_PIO2_2 N9X_MUX('2',2,2) /* PT2_2 */ 367 #define SDHC0_D1_PIO2_2 N9X_MUX('2',2,3) /* PT2_2 */ 368 #define SCT0_OUT0_PIO2_2 N9X_MUX('2',2,4) /* PT2_2 */ 369 #define PWM1_A2_PIO2_2 N9X_MUX('2',2,5) /* PT2_2 */ 370 #define FLEXIO0_D10_PIO2_2 N9X_MUX('2',2,6) /* PT2_2 */ 371 #define FLEXSPI0_B_SS0_b_PIO2_2 N9X_MUX('2',2,8) /* PT2_2 */ 372 #define SINC0_MCLK0_PIO2_2 N9X_MUX('2',2,9) /* PT2_2 */ 373 #define SAI0_TXD0_PIO2_2 N9X_MUX('2',2,10) /* PT2_2 */ 374 #define PIO2_3 N9X_MUX('2',3,0) /* PT2_3 */ 375 #define FC9_P1_PIO2_3 N9X_MUX('2',3,2) /* PT2_3 */ 376 #define SDHC0_D0_PIO2_3 N9X_MUX('2',3,3) /* PT2_3 */ 377 #define SCT0_OUT1_PIO2_3 N9X_MUX('2',3,4) /* PT2_3 */ 378 #define PWM1_B2_PIO2_3 N9X_MUX('2',3,5) /* PT2_3 */ 379 #define FLEXIO0_D11_PIO2_3 N9X_MUX('2',3,6) /* PT2_3 */ 380 #define FLEXSPI0_B_SCLK_PIO2_3 N9X_MUX('2',3,8) /* PT2_3 */ 381 #define SINC0_MBIT0_PIO2_3 N9X_MUX('2',3,9) /* PT2_3 */ 382 #define SAI0_RXD0_PIO2_3 N9X_MUX('2',3,10) /* PT2_3 */ 383 #define PIO2_4 N9X_MUX('2',4,0) /* PT2_4 */ 384 #define WUU0_IN17_PIO2_4 N9X_MUX('2',4,0) /* PT2_4 */ 385 #define FC9_P0_PIO2_4 N9X_MUX('2',4,2) /* PT2_4 */ 386 #define SDHC0_CLK_PIO2_4 N9X_MUX('2',4,3) /* PT2_4 */ 387 #define SCT0_OUT2_PIO2_4 N9X_MUX('2',4,4) /* PT2_4 */ 388 #define PWM1_A1_PIO2_4 N9X_MUX('2',4,5) /* PT2_4 */ 389 #define FLEXIO0_D12_PIO2_4 N9X_MUX('2',4,6) /* PT2_4 */ 390 #define FLEXSPI0_B_DATA0_PIO2_4 N9X_MUX('2',4,8) /* PT2_4 */ 391 #define SINC0_MCLK1_PIO2_4 N9X_MUX('2',4,9) /* PT2_4 */ 392 #define SAI0_RXD1_PIO2_4 N9X_MUX('2',4,10) /* PT2_4 */ 393 #define PIO2_5 N9X_MUX('2',5,0) /* PT2_5 */ 394 #define TRIG_OUT3_PIO2_5 N9X_MUX('2',5,1) /* PT2_5 */ 395 #define FC9_P2_PIO2_5 N9X_MUX('2',5,2) /* PT2_5 */ 396 #define SDHC0_CMD_PIO2_5 N9X_MUX('2',5,3) /* PT2_5 */ 397 #define SCT0_OUT3_PIO2_5 N9X_MUX('2',5,4) /* PT2_5 */ 398 #define PWM1_B1_PIO2_5 N9X_MUX('2',5,5) /* PT2_5 */ 399 #define FLEXIO0_D13_PIO2_5 N9X_MUX('2',5,6) /* PT2_5 */ 400 #define FLEXSPI0_B_DATA1_PIO2_5 N9X_MUX('2',5,8) /* PT2_5 */ 401 #define SINC0_MBIT1_PIO2_5 N9X_MUX('2',5,9) /* PT2_5 */ 402 #define SAI0_TXD1_PIO2_5 N9X_MUX('2',5,10) /* PT2_5 */ 403 #define PIO2_6 N9X_MUX('2',6,0) /* PT2_6 */ 404 #define TRIG_IN4_PIO2_6 N9X_MUX('2',6,1) /* PT2_6 */ 405 #define FC9_P4_PIO2_6 N9X_MUX('2',6,2) /* PT2_6 */ 406 #define SDHC0_D3_PIO2_6 N9X_MUX('2',6,3) /* PT2_6 */ 407 #define SCT0_OUT4_PIO2_6 N9X_MUX('2',6,4) /* PT2_6 */ 408 #define PWM1_A0_PIO2_6 N9X_MUX('2',6,5) /* PT2_6 */ 409 #define FLEXIO0_D14_PIO2_6 N9X_MUX('2',6,6) /* PT2_6 */ 410 #define FLEXSPI0_B_DATA2_PIO2_6 N9X_MUX('2',6,8) /* PT2_6 */ 411 #define SINC0_MCLK2_PIO2_6 N9X_MUX('2',6,9) /* PT2_6 */ 412 #define SAI0_TX_BCLK_PIO2_6 N9X_MUX('2',6,10) /* PT2_6 */ 413 #define PIO2_7 N9X_MUX('2',7,0) /* PT2_7 */ 414 #define TRIG_IN5_PIO2_7 N9X_MUX('2',7,1) /* PT2_7 */ 415 #define FC9_P5_PIO2_7 N9X_MUX('2',7,2) /* PT2_7 */ 416 #define SDHC0_D2_PIO2_7 N9X_MUX('2',7,3) /* PT2_7 */ 417 #define SCT0_OUT5_PIO2_7 N9X_MUX('2',7,4) /* PT2_7 */ 418 #define PWM1_B0_PIO2_7 N9X_MUX('2',7,5) /* PT2_7 */ 419 #define FLEXIO0_D15_PIO2_7 N9X_MUX('2',7,6) /* PT2_7 */ 420 #define FLEXSPI0_B_DATA3_PIO2_7 N9X_MUX('2',7,8) /* PT2_7 */ 421 #define SINC0_MBIT2_PIO2_7 N9X_MUX('2',7,9) /* PT2_7 */ 422 #define SAI0_TX_FS_PIO2_7 N9X_MUX('2',7,10) /* PT2_7 */ 423 #define PIO3_0 N9X_MUX('3',0,0) /* PT3_0 */ 424 #define WUU0_IN22_PIO3_0 N9X_MUX('3',0,0) /* PT3_0 */ 425 #define TRIG_IN0_PIO3_0 N9X_MUX('3',0,1) /* PT3_0 */ 426 #define FC7_P3_PIO3_0 N9X_MUX('3',0,3) /* PT3_0 */ 427 #define CT_INP16_PIO3_0 N9X_MUX('3',0,4) /* PT3_0 */ 428 #define PWM0_A0_PIO3_0 N9X_MUX('3',0,5) /* PT3_0 */ 429 #define FLEXIO0_D8_PIO3_0 N9X_MUX('3',0,6) /* PT3_0 */ 430 #define FLEXSPI0_A_SS0_b_PIO3_0 N9X_MUX('3',0,8) /* PT3_0 */ 431 #define PIO3_1 N9X_MUX('3',1,0) /* PT3_1 */ 432 #define TRIG_IN1_PIO3_1 N9X_MUX('3',1,1) /* PT3_1 */ 433 #define FC6_P0_PIO3_1 N9X_MUX('3',1,2) /* PT3_1 */ 434 #define FC7_P6_PIO3_1 N9X_MUX('3',1,3) /* PT3_1 */ 435 #define CT_INP17_PIO3_1 N9X_MUX('3',1,4) /* PT3_1 */ 436 #define PWM0_B0_PIO3_1 N9X_MUX('3',1,5) /* PT3_1 */ 437 #define FLEXIO0_D9_PIO3_1 N9X_MUX('3',1,6) /* PT3_1 */ 438 #define FLEXSPI0_A_SS1_b_PIO3_1 N9X_MUX('3',1,8) /* PT3_1 */ 439 #define FREQME_CLK_OUT0_PIO3_1 N9X_MUX('3',1,12) /* PT3_1 */ 440 #define PIO3_6 N9X_MUX('3',6,0) /* PT3_6 */ 441 #define CLKOUT_PIO3_6 N9X_MUX('3',6,1) /* PT3_6 */ 442 #define FC6_P1_PIO3_6 N9X_MUX('3',6,2) /* PT3_6 */ 443 #define CT4_MAT2_PIO3_6 N9X_MUX('3',6,4) /* PT3_6 */ 444 #define PWM0_A1_PIO3_6 N9X_MUX('3',6,5) /* PT3_6 */ 445 #define FLEXIO0_D14_PIO3_6 N9X_MUX('3',6,6) /* PT3_6 */ 446 #define FLEXSPI0_A_DQS_PIO3_6 N9X_MUX('3',6,8) /* PT3_6 */ 447 #define SIM1_VCCEN_PIO3_6 N9X_MUX('3',6,9) /* PT3_6 */ 448 #define SAI1_MCLK_PIO3_6 N9X_MUX('3',6,10) /* PT3_6 */ 449 #define FREQME_CLK_OUT1_PIO3_6 N9X_MUX('3',6,12) /* PT3_6 */ 450 #define PIO3_7 N9X_MUX('3',7,0) /* PT3_7 */ 451 #define FC6_P6_PIO3_7 N9X_MUX('3',7,2) /* PT3_7 */ 452 #define FC7_P1_PIO3_7 N9X_MUX('3',7,3) /* PT3_7 */ 453 #define CT4_MAT3_PIO3_7 N9X_MUX('3',7,4) /* PT3_7 */ 454 #define PWM0_B1_PIO3_7 N9X_MUX('3',7,5) /* PT3_7 */ 455 #define FLEXIO0_D15_PIO3_7 N9X_MUX('3',7,6) /* PT3_7 */ 456 #define FLEXSPI0_A_SCLK_PIO3_7 N9X_MUX('3',7,8) /* PT3_7 */ 457 #define SIM0_VCCEN_PIO3_7 N9X_MUX('3',7,9) /* PT3_7 */ 458 #define SAI0_MCLK_PIO3_7 N9X_MUX('3',7,10) /* PT3_7 */ 459 #define WUU0_IN23_PIO3_8 N9X_MUX('3',8,0) /* PT3_8 */ 460 #define PIO3_8 N9X_MUX('3',8,0) /* PT3_8 */ 461 #define FC6_P4_PIO3_8 N9X_MUX('3',8,2) /* PT3_8 */ 462 #define FC7_P0_PIO3_8 N9X_MUX('3',8,3) /* PT3_8 */ 463 #define CT_INP4_PIO3_8 N9X_MUX('3',8,4) /* PT3_8 */ 464 #define PWM0_A2_PIO3_8 N9X_MUX('3',8,5) /* PT3_8 */ 465 #define FLEXIO0_D16_PIO3_8 N9X_MUX('3',8,6) /* PT3_8 */ 466 #define FLEXSPI0_A_DATA0_PIO3_8 N9X_MUX('3',8,8) /* PT3_8 */ 467 #define SIM0_PD_PIO3_8 N9X_MUX('3',8,9) /* PT3_8 */ 468 #define SAI0_TX_BCLK_PIO3_8 N9X_MUX('3',8,10) /* PT3_8 */ 469 #define PIO3_9 N9X_MUX('3',9,0) /* PT3_9 */ 470 #define FC6_P5_PIO3_9 N9X_MUX('3',9,2) /* PT3_9 */ 471 #define FC7_P2_PIO3_9 N9X_MUX('3',9,3) /* PT3_9 */ 472 #define CT_INP5_PIO3_9 N9X_MUX('3',9,4) /* PT3_9 */ 473 #define PWM0_B2_PIO3_9 N9X_MUX('3',9,5) /* PT3_9 */ 474 #define FLEXIO0_D17_PIO3_9 N9X_MUX('3',9,6) /* PT3_9 */ 475 #define FLEXSPI0_A_DATA1_PIO3_9 N9X_MUX('3',9,8) /* PT3_9 */ 476 #define SIM0_RST_PIO3_9 N9X_MUX('3',9,9) /* PT3_9 */ 477 #define SAI0_TX_FS_PIO3_9 N9X_MUX('3',9,10) /* PT3_9 */ 478 #define PIO3_10 N9X_MUX('3',10,0) /* PT3_10 */ 479 #define FC6_P2_PIO3_10 N9X_MUX('3',10,2) /* PT3_10 */ 480 #define FC7_P4_PIO3_10 N9X_MUX('3',10,3) /* PT3_10 */ 481 #define CT1_MAT0_PIO3_10 N9X_MUX('3',10,4) /* PT3_10 */ 482 #define PWM0_A3_PIO3_10 N9X_MUX('3',10,5) /* PT3_10 */ 483 #define FLEXIO0_D18_PIO3_10 N9X_MUX('3',10,6) /* PT3_10 */ 484 #define FLEXSPI0_A_DATA2_PIO3_10 N9X_MUX('3',10,8) /* PT3_10 */ 485 #define SIM0_CLK_PIO3_10 N9X_MUX('3',10,9) /* PT3_10 */ 486 #define SAI0_TXD0_PIO3_10 N9X_MUX('3',10,10) /* PT3_10 */ 487 #define WUU0_IN24_PIO3_11 N9X_MUX('3',11,0) /* PT3_11 */ 488 #define PIO3_11 N9X_MUX('3',11,0) /* PT3_11 */ 489 #define FC6_P3_PIO3_11 N9X_MUX('3',11,2) /* PT3_11 */ 490 #define FC7_P5_PIO3_11 N9X_MUX('3',11,3) /* PT3_11 */ 491 #define CT1_MAT1_PIO3_11 N9X_MUX('3',11,4) /* PT3_11 */ 492 #define PWM0_B3_PIO3_11 N9X_MUX('3',11,5) /* PT3_11 */ 493 #define FLEXIO0_D19_PIO3_11 N9X_MUX('3',11,6) /* PT3_11 */ 494 #define FLEXSPI0_A_DATA3_PIO3_11 N9X_MUX('3',11,8) /* PT3_11 */ 495 #define SIM0_IO_PIO3_11 N9X_MUX('3',11,9) /* PT3_11 */ 496 #define SAI0_RXD0_PIO3_11 N9X_MUX('3',11,10) /* PT3_11 */ 497 #define PIO3_12 N9X_MUX('3',12,0) /* PT3_12 */ 498 #define FC7_P4_PIO3_12 N9X_MUX('3',12,2) /* PT3_12 */ 499 #define FC6_P4_PIO3_12 N9X_MUX('3',12,3) /* PT3_12 */ 500 #define CT1_MAT2_PIO3_12 N9X_MUX('3',12,4) /* PT3_12 */ 501 #define PWM1_A0_PIO3_12 N9X_MUX('3',12,5) /* PT3_12 */ 502 #define FLEXIO0_D20_PIO3_12 N9X_MUX('3',12,6) /* PT3_12 */ 503 #define FLEXSPI0_A_DATA4_PIO3_12 N9X_MUX('3',12,8) /* PT3_12 */ 504 #define SAI0_RXD1_PIO3_12 N9X_MUX('3',12,10) /* PT3_12 */ 505 #define PIO3_13 N9X_MUX('3',13,0) /* PT3_13 */ 506 #define FC7_P5_PIO3_13 N9X_MUX('3',13,2) /* PT3_13 */ 507 #define FC6_P5_PIO3_13 N9X_MUX('3',13,3) /* PT3_13 */ 508 #define CT1_MAT3_PIO3_13 N9X_MUX('3',13,4) /* PT3_13 */ 509 #define PWM1_B0_PIO3_13 N9X_MUX('3',13,5) /* PT3_13 */ 510 #define FLEXIO0_D21_PIO3_13 N9X_MUX('3',13,6) /* PT3_13 */ 511 #define FLEXSPI0_A_DATA5_PIO3_13 N9X_MUX('3',13,8) /* PT3_13 */ 512 #define SAI0_TXD1_PIO3_13 N9X_MUX('3',13,10) /* PT3_13 */ 513 #define WUU0_IN25_PIO3_14 N9X_MUX('3',14,0) /* PT3_14 */ 514 #define PIO3_14 N9X_MUX('3',14,0) /* PT3_14 */ 515 #define FC8_P0_PIO3_14 N9X_MUX('3',14,2) /* PT3_14 */ 516 #define CT_INP6_PIO3_14 N9X_MUX('3',14,4) /* PT3_14 */ 517 #define PWM1_A1_PIO3_14 N9X_MUX('3',14,5) /* PT3_14 */ 518 #define FLEXIO0_D22_PIO3_14 N9X_MUX('3',14,6) /* PT3_14 */ 519 #define FLEXSPI0_A_DATA6_PIO3_14 N9X_MUX('3',14,8) /* PT3_14 */ 520 #define SAI0_RX_BCLK_PIO3_14 N9X_MUX('3',14,10) /* PT3_14 */ 521 #define PIO3_15 N9X_MUX('3',15,0) /* PT3_15 */ 522 #define FC8_P1_PIO3_15 N9X_MUX('3',15,2) /* PT3_15 */ 523 #define CT_INP7_PIO3_15 N9X_MUX('3',15,4) /* PT3_15 */ 524 #define PWM1_B1_PIO3_15 N9X_MUX('3',15,5) /* PT3_15 */ 525 #define FLEXIO0_D23_PIO3_15 N9X_MUX('3',15,6) /* PT3_15 */ 526 #define FLEXSPI0_A_DATA7_PIO3_15 N9X_MUX('3',15,8) /* PT3_15 */ 527 #define SAI0_RX_FS_PIO3_15 N9X_MUX('3',15,10) /* PT3_15 */ 528 #define PIO3_16 N9X_MUX('3',16,0) /* PT3_16 */ 529 #define FC8_P2_PIO3_16 N9X_MUX('3',16,2) /* PT3_16 */ 530 #define CT_INP8_PIO3_16 N9X_MUX('3',16,4) /* PT3_16 */ 531 #define PWM1_A2_PIO3_16 N9X_MUX('3',16,5) /* PT3_16 */ 532 #define FLEXIO0_D24_PIO3_16 N9X_MUX('3',16,6) /* PT3_16 */ 533 #define SIM0_CLK_PIO3_16 N9X_MUX('3',16,9) /* PT3_16 */ 534 #define SAI1_TX_BCLK_PIO3_16 N9X_MUX('3',16,10) /* PT3_16 */ 535 #define PIO3_17 N9X_MUX('3',17,0) /* PT3_17 */ 536 #define WUU0_IN26_PIO3_17 N9X_MUX('3',17,0) /* PT3_17 */ 537 #define FC8_P3_PIO3_17 N9X_MUX('3',17,2) /* PT3_17 */ 538 #define CT_INP9_PIO3_17 N9X_MUX('3',17,4) /* PT3_17 */ 539 #define PWM1_B2_PIO3_17 N9X_MUX('3',17,5) /* PT3_17 */ 540 #define FLEXIO0_D25_PIO3_17 N9X_MUX('3',17,6) /* PT3_17 */ 541 #define SIM0_IO_PIO3_17 N9X_MUX('3',17,9) /* PT3_17 */ 542 #define SAI1_TX_FS_PIO3_17 N9X_MUX('3',17,10) /* PT3_17 */ 543 #define WUU0_IN27_PIO3_20 N9X_MUX('3',20,0) /* PT3_20 */ 544 #define PIO3_20 N9X_MUX('3',20,0) /* PT3_20 */ 545 #define TRIG_OUT0_PIO3_20 N9X_MUX('3',20,1) /* PT3_20 */ 546 #define FC8_P4_PIO3_20 N9X_MUX('3',20,2) /* PT3_20 */ 547 #define FC6_P0_PIO3_20 N9X_MUX('3',20,3) /* PT3_20 */ 548 #define CT2_MAT2_PIO3_20 N9X_MUX('3',20,4) /* PT3_20 */ 549 #define PWM1_A3_PIO3_20 N9X_MUX('3',20,5) /* PT3_20 */ 550 #define FLEXIO0_D28_PIO3_20 N9X_MUX('3',20,6) /* PT3_20 */ 551 #define SIM0_PD_PIO3_20 N9X_MUX('3',20,9) /* PT3_20 */ 552 #define SAI1_TXD0_PIO3_20 N9X_MUX('3',20,10) /* PT3_20 */ 553 #define PIO3_21 N9X_MUX('3',21,0) /* PT3_21 */ 554 #define TRIG_OUT1_PIO3_21 N9X_MUX('3',21,1) /* PT3_21 */ 555 #define FC8_P5_PIO3_21 N9X_MUX('3',21,2) /* PT3_21 */ 556 #define FC6_P1_PIO3_21 N9X_MUX('3',21,3) /* PT3_21 */ 557 #define CT2_MAT3_PIO3_21 N9X_MUX('3',21,4) /* PT3_21 */ 558 #define PWM1_B3_PIO3_21 N9X_MUX('3',21,5) /* PT3_21 */ 559 #define FLEXIO0_D29_PIO3_21 N9X_MUX('3',21,6) /* PT3_21 */ 560 #define SIM0_RST_PIO3_21 N9X_MUX('3',21,9) /* PT3_21 */ 561 #define SAI1_RXD0_PIO3_21 N9X_MUX('3',21,10) /* PT3_21 */ 562 #define ADC0_A0_PIO4_0 N9X_MUX('4',0,0) /* PT4_0 */ 563 #define PIO4_0 N9X_MUX('4',0,0) /* PT4_0 */ 564 #define WUU0_IN18_PIO4_0 N9X_MUX('4',0,0) /* PT4_0 */ 565 #define TRIG_IN6_PIO4_0 N9X_MUX('4',0,1) /* PT4_0 */ 566 #define FC2_P0_PIO4_0 N9X_MUX('4',0,2) /* PT4_0 */ 567 #define CT_INP16_PIO4_0 N9X_MUX('4',0,4) /* PT4_0 */ 568 #define PLU_IN0_PIO4_0 N9X_MUX('4',0,8) /* PT4_0 */ 569 #define SINC0_MCLK3_PIO4_0 N9X_MUX('4',0,9) /* PT4_0 */ 570 #define PIO4_1 N9X_MUX('4',1,0) /* PT4_1 */ 571 #define ADC0_B0_PIO4_1 N9X_MUX('4',1,0) /* PT4_1 */ 572 #define TRIG_IN7_PIO4_1 N9X_MUX('4',1,1) /* PT4_1 */ 573 #define FC2_P1_PIO4_1 N9X_MUX('4',1,2) /* PT4_1 */ 574 #define CT_INP17_PIO4_1 N9X_MUX('4',1,4) /* PT4_1 */ 575 #define PLU_IN1_PIO4_1 N9X_MUX('4',1,8) /* PT4_1 */ 576 #define PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 577 #define ADC0_A4_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 578 #define CMP0_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 579 #define CMP2_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 580 #define ADC1_A4_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 581 #define DAC0_OUT_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 582 #define CMP1_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 583 #define TRIG_IN6_PIO4_2 N9X_MUX('4',2,1) /* PT4_2 */ 584 #define FC2_P2_PIO4_2 N9X_MUX('4',2,2) /* PT4_2 */ 585 #define CT_INP12_PIO4_2 N9X_MUX('4',2,4) /* PT4_2 */ 586 #define PLU_IN2_PIO4_2 N9X_MUX('4',2,8) /* PT4_2 */ 587 #define SINC0_MBIT3_PIO4_2 N9X_MUX('4',2,9) /* PT4_2 */ 588 #define ADC1_B4_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 589 #define PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 590 #define CMP1_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 591 #define ADC0_B4_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 592 #define DAC1_OUT_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 593 #define CMP2_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 594 #define CMP0_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 595 #define WUU0_IN19_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 596 #define TRIG_IN7_PIO4_3 N9X_MUX('4',3,1) /* PT4_3 */ 597 #define FC2_P3_PIO4_3 N9X_MUX('4',3,2) /* PT4_3 */ 598 #define CT_INP13_PIO4_3 N9X_MUX('4',3,4) /* PT4_3 */ 599 #define PLU_IN3_PIO4_3 N9X_MUX('4',3,8) /* PT4_3 */ 600 #define PIO4_4 N9X_MUX('4',4,0) /* PT4_4 */ 601 #define ADC1_A0_PIO4_4 N9X_MUX('4',4,0) /* PT4_4 */ 602 #define FC2_P4_PIO4_4 N9X_MUX('4',4,2) /* PT4_4 */ 603 #define CT_INP14_PIO4_4 N9X_MUX('4',4,4) /* PT4_4 */ 604 #define PLU_IN4_PIO4_4 N9X_MUX('4',4,8) /* PT4_4 */ 605 #define SINC0_MCLK4_PIO4_4 N9X_MUX('4',4,9) /* PT4_4 */ 606 #define PIO4_5 N9X_MUX('4',5,0) /* PT4_5 */ 607 #define ADC1_B0_PIO4_5 N9X_MUX('4',5,0) /* PT4_5 */ 608 #define FC2_P5_PIO4_5 N9X_MUX('4',5,2) /* PT4_5 */ 609 #define CT_INP15_PIO4_5 N9X_MUX('4',5,4) /* PT4_5 */ 610 #define PLU_IN5_PIO4_5 N9X_MUX('4',5,8) /* PT4_5 */ 611 #define SINC0_MBIT4_PIO4_5 N9X_MUX('4',5,9) /* PT4_5 */ 612 #define PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */ 613 #define DAC2_OUT_PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */ 614 #define ADC1_A3_PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */ 615 #define ADC0_A3_PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */ 616 #define TRIG_OUT4_PIO4_6 N9X_MUX('4',6,1) /* PT4_6 */ 617 #define FC2_P6_PIO4_6 N9X_MUX('4',6,2) /* PT4_6 */ 618 #define CT_INP18_PIO4_6 N9X_MUX('4',6,4) /* PT4_6 */ 619 #define PLU_CLK_PIO4_6 N9X_MUX('4',6,8) /* PT4_6 */ 620 #define PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */ 621 #define VREFO_PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */ 622 #define ADC0_A7_PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */ 623 #define ADC1_A7_PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */ 624 #define CT_INP19_PIO4_7 N9X_MUX('4',7,4) /* PT4_7 */ 625 #define ADC0_A5_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 626 #define PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 627 #define OPAMP0_INP0_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 628 #define WUU0_IN20_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 629 #define ADC1_A5_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 630 #define USB0_VBUS_DET_PIO4_12 N9X_MUX('4',12,1) /* PT4_12 */ 631 #define FC2_P0_PIO4_12 N9X_MUX('4',12,2) /* PT4_12 */ 632 #define CT4_MAT0_PIO4_12 N9X_MUX('4',12,4) /* PT4_12 */ 633 #define FLEXIO0_D20_PIO4_12 N9X_MUX('4',12,6) /* PT4_12 */ 634 #define PLU_OUT0_PIO4_12 N9X_MUX('4',12,8) /* PT4_12 */ 635 #define SINC0_MCLK0_PIO4_12 N9X_MUX('4',12,9) /* PT4_12 */ 636 #define CAN0_RXD_PIO4_12 N9X_MUX('4',12,11) /* PT4_12 */ 637 #define OPAMP0_INN_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 638 #define OPAMP0_INP1_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 639 #define ADC1_B5_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 640 #define ADC0_B5_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 641 #define PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 642 #define TRIG_IN8_PIO4_13 N9X_MUX('4',13,1) /* PT4_13 */ 643 #define FC2_P1_PIO4_13 N9X_MUX('4',13,2) /* PT4_13 */ 644 #define USB1_ID_PIO4_13 N9X_MUX('4',13,3) /* PT4_13 */ 645 #define CT4_MAT1_PIO4_13 N9X_MUX('4',13,4) /* PT4_13 */ 646 #define FLEXIO0_D21_PIO4_13 N9X_MUX('4',13,6) /* PT4_13 */ 647 #define PLU_OUT1_PIO4_13 N9X_MUX('4',13,8) /* PT4_13 */ 648 #define SINC0_MBIT0_PIO4_13 N9X_MUX('4',13,9) /* PT4_13 */ 649 #define CAN0_TXD_PIO4_13 N9X_MUX('4',13,11) /* PT4_13 */ 650 #define PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 651 #define ADC0_A1_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 652 #define WUU0_IN21_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 653 #define CMP0_IN4P_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 654 #define OPAMP0_OUT_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 655 #define TRIG_OUT4_PIO4_15 N9X_MUX('4',15,1) /* PT4_15 */ 656 #define USB1_VBUS_DIG_PIO4_15 N9X_MUX('4',15,3) /* PT4_15 */ 657 #define CT4_MAT3_PIO4_15 N9X_MUX('4',15,4) /* PT4_15 */ 658 #define FLEXIO0_D23_PIO4_15 N9X_MUX('4',15,6) /* PT4_15 */ 659 #define PLU_OUT3_PIO4_15 N9X_MUX('4',15,8) /* PT4_15 */ 660 #define SINC0_MCLK_OUT0_PIO4_15 N9X_MUX('4',15,9) /* PT4_15 */ 661 #define CAN1_RXD_PIO4_15 N9X_MUX('4',15,11) /* PT4_15 */ 662 #define ADC0_A6_PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */ 663 #define PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */ 664 #define OPAMP1_INP0_PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */ 665 #define FC2_P2_PIO4_16 N9X_MUX('4',16,2) /* PT4_16 */ 666 #define USB1_OTG_PWR_PIO4_16 N9X_MUX('4',16,3) /* PT4_16 */ 667 #define CT3_MAT0_PIO4_16 N9X_MUX('4',16,4) /* PT4_16 */ 668 #define FLEXIO0_D24_PIO4_16 N9X_MUX('4',16,6) /* PT4_16 */ 669 #define PLU_OUT4_PIO4_16 N9X_MUX('4',16,8) /* PT4_16 */ 670 #define SINC0_MCLK1_PIO4_16 N9X_MUX('4',16,9) /* PT4_16 */ 671 #define CAN1_TXD_PIO4_16 N9X_MUX('4',16,11) /* PT4_16 */ 672 #define OPAMP1_INP1_PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */ 673 #define OPAMP1_INN_PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */ 674 #define ADC0_B6_PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */ 675 #define PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */ 676 #define TRIG_IN9_PIO4_17 N9X_MUX('4',17,1) /* PT4_17 */ 677 #define FC2_P3_PIO4_17 N9X_MUX('4',17,2) /* PT4_17 */ 678 #define USB1_OTG_OC_PIO4_17 N9X_MUX('4',17,3) /* PT4_17 */ 679 #define CT3_MAT1_PIO4_17 N9X_MUX('4',17,4) /* PT4_17 */ 680 #define FLEXIO0_D25_PIO4_17 N9X_MUX('4',17,6) /* PT4_17 */ 681 #define PLU_OUT5_PIO4_17 N9X_MUX('4',17,8) /* PT4_17 */ 682 #define SINC0_MBIT1_PIO4_17 N9X_MUX('4',17,9) /* PT4_17 */ 683 #define CMP1_IN4P_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */ 684 #define ADC0_B1_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */ 685 #define PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */ 686 #define OPAMP1_OUT_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */ 687 #define TRIG_OUT5_PIO4_19 N9X_MUX('4',19,1) /* PT4_19 */ 688 #define CT3_MAT3_PIO4_19 N9X_MUX('4',19,4) /* PT4_19 */ 689 #define FLEXIO0_D27_PIO4_19 N9X_MUX('4',19,6) /* PT4_19 */ 690 #define PLU_OUT7_PIO4_19 N9X_MUX('4',19,8) /* PT4_19 */ 691 #define SINC0_MCLK_OUT1_PIO4_19 N9X_MUX('4',19,9) /* PT4_19 */ 692 #define OPAMP2_INP0_PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */ 693 #define PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */ 694 #define ADC1_A6_PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */ 695 #define TRIG_IN8_PIO4_20 N9X_MUX('4',20,1) /* PT4_20 */ 696 #define FC2_P4_PIO4_20 N9X_MUX('4',20,2) /* PT4_20 */ 697 #define CT2_MAT0_PIO4_20 N9X_MUX('4',20,4) /* PT4_20 */ 698 #define FLEXIO0_D28_PIO4_20 N9X_MUX('4',20,6) /* PT4_20 */ 699 #define SINC0_MCLK2_PIO4_20 N9X_MUX('4',20,9) /* PT4_20 */ 700 #define OPAMP2_INP1_PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */ 701 #define OPAMP2_INN_PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */ 702 #define PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */ 703 #define ADC1_B6_PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */ 704 #define TRIG_IN9_PIO4_21 N9X_MUX('4',21,1) /* PT4_21 */ 705 #define FC2_P5_PIO4_21 N9X_MUX('4',21,2) /* PT4_21 */ 706 #define CT2_MAT1_PIO4_21 N9X_MUX('4',21,4) /* PT4_21 */ 707 #define FLEXIO0_D29_PIO4_21 N9X_MUX('4',21,6) /* PT4_21 */ 708 #define SINC0_MBIT2_PIO4_21 N9X_MUX('4',21,9) /* PT4_21 */ 709 #define ADC0_B2_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 710 #define PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 711 #define ADC1_B3_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 712 #define CMP2_IN4P_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 713 #define ADC0_A2_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 714 #define OPAMP2_OUT_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 715 #define TRIG_OUT5_PIO4_23 N9X_MUX('4',23,1) /* PT4_23 */ 716 #define FC2_P6_PIO4_23 N9X_MUX('4',23,2) /* PT4_23 */ 717 #define CT2_MAT3_PIO4_23 N9X_MUX('4',23,4) /* PT4_23 */ 718 #define FLEXIO0_D31_PIO4_23 N9X_MUX('4',23,6) /* PT4_23 */ 719 #define SINC0_MCLK_OUT2_PIO4_23 N9X_MUX('4',23,9) /* PT4_23 */ 720 #define ADC1_B8_PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */ 721 #define EXTAL32K_PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */ 722 #define PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */ 723 #define TRIG_IN10_PIO5_0 N9X_MUX('5',0,1) /* PT5_0 */ 724 #define LPTMR0_ALT2_PIO5_0 N9X_MUX('5',0,2) /* PT5_0 */ 725 #define PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */ 726 #define XTAL32K_PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */ 727 #define ADC1_B9_PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */ 728 #define TRIG_OUT6_PIO5_1 N9X_MUX('5',1,1) /* PT5_1 */ 729 #define LPTMR1_ALT2_PIO5_1 N9X_MUX('5',1,2) /* PT5_1 */ 730 #define PIO5_2 N9X_MUX('5',2,0) /* PT5_2 */ 731 #define ADC1_B10_PIO5_2 N9X_MUX('5',2,0) /* PT5_2 */ 732 #define VBAT_WAKEUP_b_PIO5_2 N9X_MUX('5',2,1) /* PT5_2 */ 733 #define SPC_LPREQ_PIO5_2 N9X_MUX('5',2,2) /* PT5_2 */ 734 #define TAMPER0_PIO5_2 N9X_MUX('5',2,3) /* PT5_2 */ 735 #define PIO5_3 N9X_MUX('5',3,0) /* PT5_3 */ 736 #define ADC1_B11_PIO5_3 N9X_MUX('5',3,0) /* PT5_3 */ 737 #define TRIG_IN11_PIO5_3 N9X_MUX('5',3,1) /* PT5_3 */ 738 #define RTC_CLKOUT_PIO5_3 N9X_MUX('5',3,2) /* PT5_3 */ 739 #define TAMPER1_PIO5_3 N9X_MUX('5',3,3) /* PT5_3 */ 740 #endif 741
