Home
last modified time | relevance | path

Searched refs:CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h15261 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
15267 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT735S_cm33_core1.h15297 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
15303 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT735S_ezhv.h24774 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
24780 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT735S_cm33_core0.h24071 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
24077 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h15297 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
15303 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT758S_hifi1.h15261 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
15267 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT758S_cm33_core0.h24071 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
24077 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT758S_ezhv.h24774 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
24780 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h15261 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
15267 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT798S_cm33_core1.h15297 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
15303 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT798S_hifi4.h24010 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
24016 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT798S_cm33_core0.h24071 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
24077 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)
DMIMXRT798S_ezhv.h24774 #define CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK (0x10000000U) macro
24780 …t32_t)(x)) << CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_SHIFT)) & CLKCTL4_PSCCTL0_MEDIA_CLR_AXBS_EZH_MASK)