Home
last modified time | relevance | path

Searched refs:CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h13502 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
13508 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT735S_cm33_core1.h13538 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
13544 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT735S_ezhv.h23034 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
23040 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT735S_cm33_core0.h22312 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
22318 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h13538 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
13544 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT758S_hifi1.h13502 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
13508 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT758S_cm33_core0.h22312 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
22318 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT758S_ezhv.h23034 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
23040 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h13502 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
13508 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT798S_cm33_core1.h13538 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
13544 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT798S_hifi4.h22251 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
22257 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT798S_cm33_core0.h22312 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
22318 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)
DMIMXRT798S_ezhv.h23034 #define CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK (0x10U) macro
23040 …t32_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_MU0_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_MU0_MASK)