Home
last modified time | relevance | path

Searched refs:CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (Results 1 – 13 of 13) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h13494 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
13500 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT735S_cm33_core1.h13530 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
13536 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT735S_ezhv.h23026 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
23032 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT735S_cm33_core0.h22304 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
22310 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h13530 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
13536 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT758S_hifi1.h13494 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
13500 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT758S_cm33_core0.h22304 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
22310 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT758S_ezhv.h23026 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
23032 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h13494 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
13500 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT798S_cm33_core1.h13530 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
13536 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT798S_hifi4.h22243 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
22249 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT798S_cm33_core0.h22304 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
22310 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)
DMIMXRT798S_ezhv.h23026 #define CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK (0x1U) macro
23032 …2_t)(((uint32_t)(x)) << CLKCTL3_PSCCTL0_COMP_CLR_CPU1_SHIFT)) & CLKCTL3_PSCCTL0_COMP_CLR_CPU1_MASK)