Home
last modified time | relevance | path

Searched refs:MC_CGM_MUX_2_CSC_SELCTL_SHIFT (Results 1 – 4 of 4) sorted by relevance

/hal_nxp-3.6.0/s32/drivers/s32ze/Mcu/src/
DClock_Ip_Data.c3399 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_3_DIV_MASK, …
3400 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_3_DIV_MASK, …
3412 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_0_DIV_MASK, …
3422 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_1_DIV_MASK, …
3423 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_2_DIV_MASK, …
3424 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_5_DIV_MASK, …
3425 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, 0U, …
3430 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_4_DIV_MASK, …
3457 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, 0U, …
3459 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_1_DIV_MASK, …
[all …]
/hal_nxp-3.6.0/s32/drivers/s32k3/BaseNXP/header/
DS32K344_MC_CGM.h495 #define MC_CGM_MUX_2_CSC_SELCTL_SHIFT (24U) macro
497 …2_CSC_SELCTL(x) (((uint32_t)(((uint32_t)(x)) << MC_CGM_MUX_2_CSC_SELCTL_SHIFT)) & MC…
/hal_nxp-3.6.0/s32/drivers/s32ze/BaseNXP/header/
DS32Z2_MC_CGM.h541 #define MC_CGM_MUX_2_CSC_SELCTL_SHIFT (24U) macro
543 …2_CSC_SELCTL(x) (((uint32_t)(((uint32_t)(x)) << MC_CGM_MUX_2_CSC_SELCTL_SHIFT)) & MC…
/hal_nxp-3.6.0/s32/drivers/s32k3/Mcu/src/
DClock_Ip_Data.c3695 …{MC_CGM_MUX_2_CSC_SELCTL_MASK, MC_CGM_MUX_2_CSC_SELCTL_SHIFT, MC_CGM_MUX_2_DC_0_…