Home
last modified time | relevance | path

Searched refs:eMIOS_C_MODE_MASK (Results 1 – 6 of 6) sorted by relevance

/hal_nxp-3.5.0/s32/drivers/s32k3/Pwm/include/
DEmios_Pwm_Ip_HwAccess.h529 Base->CH.UC[Channel].C = (Base->CH.UC[Channel].C & ~(eMIOS_C_MODE_MASK)) | eMIOS_C_MODE(Mode); in Emios_Pwm_Ip_SetPwmMode()
545 …Base->CH.UC[Channel].C = (Base->CH.UC[Channel].C & ~(eMIOS_C_MODE_MASK) & ~(eMIOS_C_EDPOL_MASK)) |… in Emios_Pwm_Ip_SetPwmModePol()
558 switch ((Base->CH.UC[Channel].C & eMIOS_C_MODE_MASK) >> eMIOS_C_MODE_SHIFT) in Emios_Pwm_Ip_GetChannelPwmMode()
/hal_nxp-3.5.0/s32/drivers/s32k3/BaseNXP/header/
DS32K344_EMIOS.h556 #define eMIOS_C_MODE_MASK (0x7FU) macro
559 … (((uint32_t)(((uint32_t)(x)) << eMIOS_C_MODE_SHIFT)) & eMIOS_C_MODE_MASK)
/hal_nxp-3.5.0/s32/drivers/s32k3/Icu/src/
DEmios_Icu_Ip.c349 s_emiosBase[instance]->CH.UC[hwChannel].C &= ~eMIOS_C_MODE_MASK; in Emios_Icu_Ip_UCSetMode()
351 s_emiosBase[instance]->CH.UC[hwChannel].C |= (u32Mode & eMIOS_C_MODE_MASK); in Emios_Icu_Ip_UCSetMode()
1158 u32PrevMode = (s_emiosBase[instance]->CH.UC[hwChannel].C & eMIOS_C_MODE_MASK); in Emios_Icu_Ip_ResetEdgeCount()
1268 u32Mode = (s_emiosBase[instance]->CH.UC[hwChannel].C & eMIOS_C_MODE_MASK); in Emios_Icu_Ip_GetEdgeNumbers()
DEmios_Icu_Ip_Irq.c427 return (s_emiosBase[instance]->CH.UC[hwChannel].C & eMIOS_C_MODE_MASK); in Emios_Icu_Ip_GetChannelClockMode()
1131 && (EMIOS_ICU_IP_MCB_INT_CLOCK_U32 == (u32RegCCR & eMIOS_C_MODE_MASK))) in Emios_Icu_Ip_IrqHandler()
/hal_nxp-3.5.0/s32/drivers/s32ze/BaseNXP/header/
DS32Z2_EMIOS.h634 #define eMIOS_C_MODE_MASK (0x7FU) macro
637 … (((uint32_t)(((uint32_t)(x)) << eMIOS_C_MODE_SHIFT)) & eMIOS_C_MODE_MASK)
/hal_nxp-3.5.0/s32/drivers/s32k3/Pwm/src/
DEmios_Pwm_Ip.c1720 Base->CH.UC[Channel].C &= (eMIOS_C_MODE_MASK | eMIOS_C_EDPOL_MASK); in Emios_Pwm_Ip_DeInitChannel()