1 /* 2 * Copyright 1997-2016 Freescale Semiconductor, Inc. 3 * Copyright 2016-2021 NXP 4 * 5 * SPDX-License-Identifier: BSD-3-Clause 6 */ 7 8 /*! 9 * @file S32K344_TSPC.h 10 * @version 1.9 11 * @date 2021-10-27 12 * @brief Peripheral Access Layer for S32K344_TSPC 13 * 14 * This file contains register definitions and macros for easy access to their 15 * bit fields. 16 * 17 * This file assumes LITTLE endian system. 18 */ 19 20 /** 21 * @page misra_violations MISRA-C:2012 violations 22 * 23 * @section [global] 24 * Violates MISRA 2012 Advisory Rule 2.3, local typedef not referenced 25 * The SoC header defines typedef for all modules. 26 * 27 * @section [global] 28 * Violates MISRA 2012 Advisory Rule 2.5, local macro not referenced 29 * The SoC header defines macros for all modules and registers. 30 * 31 * @section [global] 32 * Violates MISRA 2012 Advisory Directive 4.9, Function-like macro 33 * These are generated macros used for accessing the bit-fields from registers. 34 * 35 * @section [global] 36 * Violates MISRA 2012 Required Rule 5.1, identifier clash 37 * The supported compilers use more than 31 significant characters for identifiers. 38 * 39 * @section [global] 40 * Violates MISRA 2012 Required Rule 5.2, identifier clash 41 * The supported compilers use more than 31 significant characters for identifiers. 42 * 43 * @section [global] 44 * Violates MISRA 2012 Required Rule 5.4, identifier clash 45 * The supported compilers use more than 31 significant characters for identifiers. 46 * 47 * @section [global] 48 * Violates MISRA 2012 Required Rule 5.5, identifier clash 49 * The supported compilers use more than 31 significant characters for identifiers. 50 * 51 * @section [global] 52 * Violates MISRA 2012 Required Rule 21.1, defined macro '__I' is reserved to the compiler 53 * This type qualifier is needed to ensure correct I/O access and addressing. 54 */ 55 56 /* Prevention from multiple including the same memory map */ 57 #if !defined(S32K344_TSPC_H_) /* Check if memory map has not been already included */ 58 #define S32K344_TSPC_H_ 59 60 #include "S32K344_COMMON.h" 61 62 /* ---------------------------------------------------------------------------- 63 -- TSPC Peripheral Access Layer 64 ---------------------------------------------------------------------------- */ 65 66 /*! 67 * @addtogroup TSPC_Peripheral_Access_Layer TSPC Peripheral Access Layer 68 * @{ 69 */ 70 71 /** TSPC - Size of Registers Arrays */ 72 #define TSPC_GROUP_COUNT 2u 73 74 /** TSPC - Register Layout Typedef */ 75 typedef struct { 76 __IO uint32_t GRP_EN; /**< Group Enable, offset: 0x0 */ 77 uint8_t RESERVED_0[76]; 78 struct { /* offset: 0x50, array step: 0x50 */ 79 __IO uint32_t GRP_OBE1; /**< Group OBE, array offset: 0x50, array step: 0x50 */ 80 __IO uint32_t GRP_OBE2; /**< Group OBE, array offset: 0x54, array step: 0x50 */ 81 uint8_t RESERVED_0[72]; 82 } GROUP[TSPC_GROUP_COUNT]; 83 } TSPC_Type, *TSPC_MemMapPtr; 84 85 /** Number of instances of the TSPC module. */ 86 #define TSPC_INSTANCE_COUNT (1u) 87 88 /* TSPC - Peripheral instance base addresses */ 89 /** Peripheral TSPC base address */ 90 #define IP_TSPC_BASE (0x402C4000u) 91 /** Peripheral TSPC base pointer */ 92 #define IP_TSPC ((TSPC_Type *)IP_TSPC_BASE) 93 /** Array initializer of TSPC peripheral base addresses */ 94 #define IP_TSPC_BASE_ADDRS { IP_TSPC_BASE } 95 /** Array initializer of TSPC peripheral base pointers */ 96 #define IP_TSPC_BASE_PTRS { IP_TSPC } 97 98 /* ---------------------------------------------------------------------------- 99 -- TSPC Register Masks 100 ---------------------------------------------------------------------------- */ 101 102 /*! 103 * @addtogroup TSPC_Register_Masks TSPC Register Masks 104 * @{ 105 */ 106 107 /*! @name GRP_EN - Group Enable */ 108 /*! @{ */ 109 110 #define TSPC_GRP_EN_GRP1_EN_MASK (0x1U) 111 #define TSPC_GRP_EN_GRP1_EN_SHIFT (0U) 112 #define TSPC_GRP_EN_GRP1_EN_WIDTH (1U) 113 #define TSPC_GRP_EN_GRP1_EN(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_EN_GRP1_EN_SHIFT)) & TSPC_GRP_EN_GRP1_EN_MASK) 114 115 #define TSPC_GRP_EN_GRP2_EN_MASK (0x2U) 116 #define TSPC_GRP_EN_GRP2_EN_SHIFT (1U) 117 #define TSPC_GRP_EN_GRP2_EN_WIDTH (1U) 118 #define TSPC_GRP_EN_GRP2_EN(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_EN_GRP2_EN_SHIFT)) & TSPC_GRP_EN_GRP2_EN_MASK) 119 /*! @} */ 120 121 /*! @name GRP_OBE1 - Group OBE */ 122 /*! @{ */ 123 124 #define TSPC_GRP_OBE1_OBE0_MASK (0x1U) 125 #define TSPC_GRP_OBE1_OBE0_SHIFT (0U) 126 #define TSPC_GRP_OBE1_OBE0_WIDTH (1U) 127 #define TSPC_GRP_OBE1_OBE0(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE0_SHIFT)) & TSPC_GRP_OBE1_OBE0_MASK) 128 129 #define TSPC_GRP_OBE1_OBE1_MASK (0x2U) 130 #define TSPC_GRP_OBE1_OBE1_SHIFT (1U) 131 #define TSPC_GRP_OBE1_OBE1_WIDTH (1U) 132 #define TSPC_GRP_OBE1_OBE1(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE1_SHIFT)) & TSPC_GRP_OBE1_OBE1_MASK) 133 134 #define TSPC_GRP_OBE1_OBE2_MASK (0x4U) 135 #define TSPC_GRP_OBE1_OBE2_SHIFT (2U) 136 #define TSPC_GRP_OBE1_OBE2_WIDTH (1U) 137 #define TSPC_GRP_OBE1_OBE2(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE2_SHIFT)) & TSPC_GRP_OBE1_OBE2_MASK) 138 139 #define TSPC_GRP_OBE1_OBE3_MASK (0x8U) 140 #define TSPC_GRP_OBE1_OBE3_SHIFT (3U) 141 #define TSPC_GRP_OBE1_OBE3_WIDTH (1U) 142 #define TSPC_GRP_OBE1_OBE3(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE3_SHIFT)) & TSPC_GRP_OBE1_OBE3_MASK) 143 144 #define TSPC_GRP_OBE1_OBE4_MASK (0x10U) 145 #define TSPC_GRP_OBE1_OBE4_SHIFT (4U) 146 #define TSPC_GRP_OBE1_OBE4_WIDTH (1U) 147 #define TSPC_GRP_OBE1_OBE4(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE4_SHIFT)) & TSPC_GRP_OBE1_OBE4_MASK) 148 149 #define TSPC_GRP_OBE1_OBE5_MASK (0x20U) 150 #define TSPC_GRP_OBE1_OBE5_SHIFT (5U) 151 #define TSPC_GRP_OBE1_OBE5_WIDTH (1U) 152 #define TSPC_GRP_OBE1_OBE5(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE5_SHIFT)) & TSPC_GRP_OBE1_OBE5_MASK) 153 154 #define TSPC_GRP_OBE1_OBE6_MASK (0x40U) 155 #define TSPC_GRP_OBE1_OBE6_SHIFT (6U) 156 #define TSPC_GRP_OBE1_OBE6_WIDTH (1U) 157 #define TSPC_GRP_OBE1_OBE6(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE6_SHIFT)) & TSPC_GRP_OBE1_OBE6_MASK) 158 159 #define TSPC_GRP_OBE1_OBE7_MASK (0x80U) 160 #define TSPC_GRP_OBE1_OBE7_SHIFT (7U) 161 #define TSPC_GRP_OBE1_OBE7_WIDTH (1U) 162 #define TSPC_GRP_OBE1_OBE7(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE7_SHIFT)) & TSPC_GRP_OBE1_OBE7_MASK) 163 164 #define TSPC_GRP_OBE1_OBE8_MASK (0x100U) 165 #define TSPC_GRP_OBE1_OBE8_SHIFT (8U) 166 #define TSPC_GRP_OBE1_OBE8_WIDTH (1U) 167 #define TSPC_GRP_OBE1_OBE8(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE8_SHIFT)) & TSPC_GRP_OBE1_OBE8_MASK) 168 169 #define TSPC_GRP_OBE1_OBE9_MASK (0x200U) 170 #define TSPC_GRP_OBE1_OBE9_SHIFT (9U) 171 #define TSPC_GRP_OBE1_OBE9_WIDTH (1U) 172 #define TSPC_GRP_OBE1_OBE9(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE9_SHIFT)) & TSPC_GRP_OBE1_OBE9_MASK) 173 174 #define TSPC_GRP_OBE1_OBE10_MASK (0x400U) 175 #define TSPC_GRP_OBE1_OBE10_SHIFT (10U) 176 #define TSPC_GRP_OBE1_OBE10_WIDTH (1U) 177 #define TSPC_GRP_OBE1_OBE10(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE10_SHIFT)) & TSPC_GRP_OBE1_OBE10_MASK) 178 179 #define TSPC_GRP_OBE1_OBE11_MASK (0x800U) 180 #define TSPC_GRP_OBE1_OBE11_SHIFT (11U) 181 #define TSPC_GRP_OBE1_OBE11_WIDTH (1U) 182 #define TSPC_GRP_OBE1_OBE11(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE11_SHIFT)) & TSPC_GRP_OBE1_OBE11_MASK) 183 184 #define TSPC_GRP_OBE1_OBE12_MASK (0x1000U) 185 #define TSPC_GRP_OBE1_OBE12_SHIFT (12U) 186 #define TSPC_GRP_OBE1_OBE12_WIDTH (1U) 187 #define TSPC_GRP_OBE1_OBE12(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE12_SHIFT)) & TSPC_GRP_OBE1_OBE12_MASK) 188 189 #define TSPC_GRP_OBE1_OBE13_MASK (0x2000U) 190 #define TSPC_GRP_OBE1_OBE13_SHIFT (13U) 191 #define TSPC_GRP_OBE1_OBE13_WIDTH (1U) 192 #define TSPC_GRP_OBE1_OBE13(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE13_SHIFT)) & TSPC_GRP_OBE1_OBE13_MASK) 193 194 #define TSPC_GRP_OBE1_OBE14_MASK (0x4000U) 195 #define TSPC_GRP_OBE1_OBE14_SHIFT (14U) 196 #define TSPC_GRP_OBE1_OBE14_WIDTH (1U) 197 #define TSPC_GRP_OBE1_OBE14(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE14_SHIFT)) & TSPC_GRP_OBE1_OBE14_MASK) 198 199 #define TSPC_GRP_OBE1_OBE15_MASK (0x8000U) 200 #define TSPC_GRP_OBE1_OBE15_SHIFT (15U) 201 #define TSPC_GRP_OBE1_OBE15_WIDTH (1U) 202 #define TSPC_GRP_OBE1_OBE15(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE15_SHIFT)) & TSPC_GRP_OBE1_OBE15_MASK) 203 204 #define TSPC_GRP_OBE1_OBE16_MASK (0x10000U) 205 #define TSPC_GRP_OBE1_OBE16_SHIFT (16U) 206 #define TSPC_GRP_OBE1_OBE16_WIDTH (1U) 207 #define TSPC_GRP_OBE1_OBE16(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE16_SHIFT)) & TSPC_GRP_OBE1_OBE16_MASK) 208 209 #define TSPC_GRP_OBE1_OBE17_MASK (0x20000U) 210 #define TSPC_GRP_OBE1_OBE17_SHIFT (17U) 211 #define TSPC_GRP_OBE1_OBE17_WIDTH (1U) 212 #define TSPC_GRP_OBE1_OBE17(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE17_SHIFT)) & TSPC_GRP_OBE1_OBE17_MASK) 213 214 #define TSPC_GRP_OBE1_OBE18_MASK (0x40000U) 215 #define TSPC_GRP_OBE1_OBE18_SHIFT (18U) 216 #define TSPC_GRP_OBE1_OBE18_WIDTH (1U) 217 #define TSPC_GRP_OBE1_OBE18(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE18_SHIFT)) & TSPC_GRP_OBE1_OBE18_MASK) 218 219 #define TSPC_GRP_OBE1_OBE19_MASK (0x80000U) 220 #define TSPC_GRP_OBE1_OBE19_SHIFT (19U) 221 #define TSPC_GRP_OBE1_OBE19_WIDTH (1U) 222 #define TSPC_GRP_OBE1_OBE19(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE19_SHIFT)) & TSPC_GRP_OBE1_OBE19_MASK) 223 224 #define TSPC_GRP_OBE1_OBE20_MASK (0x100000U) 225 #define TSPC_GRP_OBE1_OBE20_SHIFT (20U) 226 #define TSPC_GRP_OBE1_OBE20_WIDTH (1U) 227 #define TSPC_GRP_OBE1_OBE20(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE20_SHIFT)) & TSPC_GRP_OBE1_OBE20_MASK) 228 229 #define TSPC_GRP_OBE1_OBE21_MASK (0x200000U) 230 #define TSPC_GRP_OBE1_OBE21_SHIFT (21U) 231 #define TSPC_GRP_OBE1_OBE21_WIDTH (1U) 232 #define TSPC_GRP_OBE1_OBE21(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE21_SHIFT)) & TSPC_GRP_OBE1_OBE21_MASK) 233 234 #define TSPC_GRP_OBE1_OBE22_MASK (0x400000U) 235 #define TSPC_GRP_OBE1_OBE22_SHIFT (22U) 236 #define TSPC_GRP_OBE1_OBE22_WIDTH (1U) 237 #define TSPC_GRP_OBE1_OBE22(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE22_SHIFT)) & TSPC_GRP_OBE1_OBE22_MASK) 238 239 #define TSPC_GRP_OBE1_OBE23_MASK (0x800000U) 240 #define TSPC_GRP_OBE1_OBE23_SHIFT (23U) 241 #define TSPC_GRP_OBE1_OBE23_WIDTH (1U) 242 #define TSPC_GRP_OBE1_OBE23(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE23_SHIFT)) & TSPC_GRP_OBE1_OBE23_MASK) 243 244 #define TSPC_GRP_OBE1_OBE24_MASK (0x1000000U) 245 #define TSPC_GRP_OBE1_OBE24_SHIFT (24U) 246 #define TSPC_GRP_OBE1_OBE24_WIDTH (1U) 247 #define TSPC_GRP_OBE1_OBE24(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE24_SHIFT)) & TSPC_GRP_OBE1_OBE24_MASK) 248 249 #define TSPC_GRP_OBE1_OBE25_MASK (0x2000000U) 250 #define TSPC_GRP_OBE1_OBE25_SHIFT (25U) 251 #define TSPC_GRP_OBE1_OBE25_WIDTH (1U) 252 #define TSPC_GRP_OBE1_OBE25(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE25_SHIFT)) & TSPC_GRP_OBE1_OBE25_MASK) 253 254 #define TSPC_GRP_OBE1_OBE26_MASK (0x4000000U) 255 #define TSPC_GRP_OBE1_OBE26_SHIFT (26U) 256 #define TSPC_GRP_OBE1_OBE26_WIDTH (1U) 257 #define TSPC_GRP_OBE1_OBE26(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE26_SHIFT)) & TSPC_GRP_OBE1_OBE26_MASK) 258 259 #define TSPC_GRP_OBE1_OBE27_MASK (0x8000000U) 260 #define TSPC_GRP_OBE1_OBE27_SHIFT (27U) 261 #define TSPC_GRP_OBE1_OBE27_WIDTH (1U) 262 #define TSPC_GRP_OBE1_OBE27(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE27_SHIFT)) & TSPC_GRP_OBE1_OBE27_MASK) 263 264 #define TSPC_GRP_OBE1_OBE28_MASK (0x10000000U) 265 #define TSPC_GRP_OBE1_OBE28_SHIFT (28U) 266 #define TSPC_GRP_OBE1_OBE28_WIDTH (1U) 267 #define TSPC_GRP_OBE1_OBE28(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE28_SHIFT)) & TSPC_GRP_OBE1_OBE28_MASK) 268 269 #define TSPC_GRP_OBE1_OBE29_MASK (0x20000000U) 270 #define TSPC_GRP_OBE1_OBE29_SHIFT (29U) 271 #define TSPC_GRP_OBE1_OBE29_WIDTH (1U) 272 #define TSPC_GRP_OBE1_OBE29(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE29_SHIFT)) & TSPC_GRP_OBE1_OBE29_MASK) 273 274 #define TSPC_GRP_OBE1_OBE30_MASK (0x40000000U) 275 #define TSPC_GRP_OBE1_OBE30_SHIFT (30U) 276 #define TSPC_GRP_OBE1_OBE30_WIDTH (1U) 277 #define TSPC_GRP_OBE1_OBE30(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE30_SHIFT)) & TSPC_GRP_OBE1_OBE30_MASK) 278 279 #define TSPC_GRP_OBE1_OBE31_MASK (0x80000000U) 280 #define TSPC_GRP_OBE1_OBE31_SHIFT (31U) 281 #define TSPC_GRP_OBE1_OBE31_WIDTH (1U) 282 #define TSPC_GRP_OBE1_OBE31(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE1_OBE31_SHIFT)) & TSPC_GRP_OBE1_OBE31_MASK) 283 /*! @} */ 284 285 /*! @name GRP_OBE2 - Group OBE */ 286 /*! @{ */ 287 288 #define TSPC_GRP_OBE2_OBE32_MASK (0x1U) 289 #define TSPC_GRP_OBE2_OBE32_SHIFT (0U) 290 #define TSPC_GRP_OBE2_OBE32_WIDTH (1U) 291 #define TSPC_GRP_OBE2_OBE32(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE32_SHIFT)) & TSPC_GRP_OBE2_OBE32_MASK) 292 293 #define TSPC_GRP_OBE2_OBE33_MASK (0x2U) 294 #define TSPC_GRP_OBE2_OBE33_SHIFT (1U) 295 #define TSPC_GRP_OBE2_OBE33_WIDTH (1U) 296 #define TSPC_GRP_OBE2_OBE33(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE33_SHIFT)) & TSPC_GRP_OBE2_OBE33_MASK) 297 298 #define TSPC_GRP_OBE2_OBE34_MASK (0x4U) 299 #define TSPC_GRP_OBE2_OBE34_SHIFT (2U) 300 #define TSPC_GRP_OBE2_OBE34_WIDTH (1U) 301 #define TSPC_GRP_OBE2_OBE34(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE34_SHIFT)) & TSPC_GRP_OBE2_OBE34_MASK) 302 303 #define TSPC_GRP_OBE2_OBE35_MASK (0x8U) 304 #define TSPC_GRP_OBE2_OBE35_SHIFT (3U) 305 #define TSPC_GRP_OBE2_OBE35_WIDTH (1U) 306 #define TSPC_GRP_OBE2_OBE35(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE35_SHIFT)) & TSPC_GRP_OBE2_OBE35_MASK) 307 308 #define TSPC_GRP_OBE2_OBE36_MASK (0x10U) 309 #define TSPC_GRP_OBE2_OBE36_SHIFT (4U) 310 #define TSPC_GRP_OBE2_OBE36_WIDTH (1U) 311 #define TSPC_GRP_OBE2_OBE36(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE36_SHIFT)) & TSPC_GRP_OBE2_OBE36_MASK) 312 313 #define TSPC_GRP_OBE2_OBE37_MASK (0x20U) 314 #define TSPC_GRP_OBE2_OBE37_SHIFT (5U) 315 #define TSPC_GRP_OBE2_OBE37_WIDTH (1U) 316 #define TSPC_GRP_OBE2_OBE37(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE37_SHIFT)) & TSPC_GRP_OBE2_OBE37_MASK) 317 318 #define TSPC_GRP_OBE2_OBE38_MASK (0x40U) 319 #define TSPC_GRP_OBE2_OBE38_SHIFT (6U) 320 #define TSPC_GRP_OBE2_OBE38_WIDTH (1U) 321 #define TSPC_GRP_OBE2_OBE38(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE38_SHIFT)) & TSPC_GRP_OBE2_OBE38_MASK) 322 323 #define TSPC_GRP_OBE2_OBE39_MASK (0x80U) 324 #define TSPC_GRP_OBE2_OBE39_SHIFT (7U) 325 #define TSPC_GRP_OBE2_OBE39_WIDTH (1U) 326 #define TSPC_GRP_OBE2_OBE39(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE39_SHIFT)) & TSPC_GRP_OBE2_OBE39_MASK) 327 328 #define TSPC_GRP_OBE2_OBE40_MASK (0x100U) 329 #define TSPC_GRP_OBE2_OBE40_SHIFT (8U) 330 #define TSPC_GRP_OBE2_OBE40_WIDTH (1U) 331 #define TSPC_GRP_OBE2_OBE40(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE40_SHIFT)) & TSPC_GRP_OBE2_OBE40_MASK) 332 333 #define TSPC_GRP_OBE2_OBE41_MASK (0x200U) 334 #define TSPC_GRP_OBE2_OBE41_SHIFT (9U) 335 #define TSPC_GRP_OBE2_OBE41_WIDTH (1U) 336 #define TSPC_GRP_OBE2_OBE41(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE41_SHIFT)) & TSPC_GRP_OBE2_OBE41_MASK) 337 338 #define TSPC_GRP_OBE2_OBE42_MASK (0x400U) 339 #define TSPC_GRP_OBE2_OBE42_SHIFT (10U) 340 #define TSPC_GRP_OBE2_OBE42_WIDTH (1U) 341 #define TSPC_GRP_OBE2_OBE42(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE42_SHIFT)) & TSPC_GRP_OBE2_OBE42_MASK) 342 343 #define TSPC_GRP_OBE2_OBE43_MASK (0x800U) 344 #define TSPC_GRP_OBE2_OBE43_SHIFT (11U) 345 #define TSPC_GRP_OBE2_OBE43_WIDTH (1U) 346 #define TSPC_GRP_OBE2_OBE43(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE43_SHIFT)) & TSPC_GRP_OBE2_OBE43_MASK) 347 348 #define TSPC_GRP_OBE2_OBE44_MASK (0x1000U) 349 #define TSPC_GRP_OBE2_OBE44_SHIFT (12U) 350 #define TSPC_GRP_OBE2_OBE44_WIDTH (1U) 351 #define TSPC_GRP_OBE2_OBE44(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE44_SHIFT)) & TSPC_GRP_OBE2_OBE44_MASK) 352 353 #define TSPC_GRP_OBE2_OBE45_MASK (0x2000U) 354 #define TSPC_GRP_OBE2_OBE45_SHIFT (13U) 355 #define TSPC_GRP_OBE2_OBE45_WIDTH (1U) 356 #define TSPC_GRP_OBE2_OBE45(x) (((uint32_t)(((uint32_t)(x)) << TSPC_GRP_OBE2_OBE45_SHIFT)) & TSPC_GRP_OBE2_OBE45_MASK) 357 /*! @} */ 358 359 /*! 360 * @} 361 */ /* end of group TSPC_Register_Masks */ 362 363 /*! 364 * @} 365 */ /* end of group TSPC_Peripheral_Access_Layer */ 366 367 #endif /* #if !defined(S32K344_TSPC_H_) */ 368
