Home
last modified time | relevance | path

Searched refs:PUF_INTEN_ERROREN_MASK (Results 1 – 25 of 33) sorted by relevance

12

/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC54S005/
DLPC54S005.h7580 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
7584 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC54S018M/
DLPC54S018M.h12473 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
12477 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC54S016/
DLPC54S016.h11140 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
11143 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC54S018/
DLPC54S018.h12473 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
12477 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC55S04/
DLPC55S04.h18884 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
18888 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC55S06/
DLPC55S06.h18884 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
18888 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC55S28/
DLPC55S28.h16196 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
16200 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC55S26/
DLPC55S26.h16196 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
16200 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC55S16/
DLPC55S16.h19614 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
19618 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC55S14/
DLPC55S14.h19613 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
19617 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC55S66/
DLPC55S66_cm33_core1.h16794 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
16798 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
DLPC55S66_cm33_core0.h16794 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
16798 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/LPC55S69/
DLPC55S69_cm33_core0.h16794 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
16798 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
DLPC55S69_cm33_core1.h16794 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
16798 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h18163 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
18168 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
DMIMXRT685S_cm33.h26149 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
26154 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h26149 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
26154 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h29815 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
29820 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
DMIMXRT595S_cm33.h37073 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
37078 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h35446 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
35451 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h37072 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
37077 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm4.h64385 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
64391 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
DMIMXRT1165_cm7.h63452 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
63458 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm7.h74636 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
74642 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)
/hal_nxp-3.5.0/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h74636 #define PUF_INTEN_ERROREN_MASK (0x4U) macro
74642 … (((uint32_t)(((uint32_t)(x)) << PUF_INTEN_ERROREN_SHIFT)) & PUF_INTEN_ERROREN_MASK)

12